OpenCores

Subversion Repositories socgen

[/] [socgen/] [trunk/] [projects/] [opencores.org/] [io/] [ip/] [io_module/] [rtl/] [xml/] [io_module_def.xml] - Blame information for rev 102

Go to most recent revision | Details | Compare with Previous | View Log

Line No. Rev Author Line
1 102 jt_eaton
2
30
31 
xmlns:spirit="http://www.spiritconsortium.org/XMLSchema/SPIRIT/1685-2009"
32 
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
33 
xsi:schemaLocation="http://www.spiritconsortium.org/XMLSchema/SPIRIT/1685-2009
34 
http://www.spiritconsortium.org/XMLSchema/SPIRIT/1685-2009/index.xsd">
35 
 
36 
opencores.org
37 
io
38 
io_module
39 
def
40 
 
41
42 
 
43 
 slave_clk
44
45
46
47
48
49 
        clk
50 
        clk
51
52
53
54 
 
55 
 
56 
 slave_reset
57
58
59
60
61
62 
        reset
63 
        reset
64
65
66
67 
 
68 
 
69 
 slave_enable
70
71
72
73
74
75 
        enable
76 
        enable
77
78
79
80 
 
81
82 
 
83
84 
 
85
86 
  verilog_maker
87 
  104.0
88 
  none
89 
  ./tools/sys/build_verilog
90 
 
91
92
93 
      destination
94 
      top
95
96
97 
      dest_dir
98 
      ../verilog/
99
100
101
102 
 
103 
 
104
105 
  hier_maker
106 
  105.0
107 
  none
108 
  ./tools/sys/build_verilogLibraryFile
109
110
111 
      dest_dir
112 
      ../views/
113
114
115
116 
 
117
118 
 
119 
 
120
121 
 
122
123 
      fs-sim
124 
 
125
126
127 
        ../verilog/top.rtl
128 
        verilogFragment
129
130 
 
131
132
133 
        ../verilog/sim/top
134 
        verilogSource
135
136 
 
137
138 
        ../views/sim/
139 
        verilogLibraryDir
140
141 
 
142
143 
 
144
145 
      fs-syn
146 
 
147
148
149 
        ../verilog/top.rtl
150 
        verilogFragment
151
152 
 
153
154
155 
        ../verilog/syn/top
156 
        verilogSource
157
158 
 
159 
 
160
161 
        ../views/syn/
162 
        verilogLibraryDir
163
164 
 
165 
 
166 
 
167 
 
168
169 
 
170
171 
 
172 
 
173 
 
174 
 
175 
 
176
177
178 
 
179
180 
              sim
181 
              ::
182 
              Verilog
183
184
185 
                            fs-sim
186
187
188 
 
189
190 
              syn
191 
              ::
192 
              Verilog
193
194
195 
                            fs-syn
196
197
198 
 
199
200 
 
201 
 
202 
 
203
204
205 
BASE_WIDTH
206 
8
207
208 
ADDR_WIDTH
209 
16
210
211 
NMI_MODE
212 
8'h00
213
214 
IRQ_MODE
215 
8'h00
216
217 
STARTUP
218 
"NONE"
219
220 
FONT
221 
"NONE"
222
223 
 
224
225 
 
226 
 
227 
 
228 
 
229 
gpio_0_out
230 
wire
231 
out
232 
70
233
234 
 
235 
gpio_0_oe
236 
wire
237 
out
238 
70
239
240 
 
241 
 
242 
 
243 
gpio_0_in
244 
wire
245 
in
246 
70
247
248 
 
249 
gpio_1_out
250 
wire
251 
out
252 
70
253
254 
 
255 
gpio_1_oe
256 
wire
257 
out
258 
70
259
260 
 
261 
 
262 
 
263 
gpio_1_in
264 
wire
265 
in
266 
70
267
268 
 
269 
timer_irq
270 
wire
271 
out
272 
10
273
274 
 
275 
pic_irq
276 
wire
277 
out
278
279 
 
280 
pic_nmi
281 
wire
282 
out
283
284 
 
285 
pic_irq_in
286 
wire
287 
in
288 
70
289
290 
 
291 
vic_irq_in
292 
wire
293 
in
294 
70
295
296 
 
297 
 
298 
cts_pad_in
299 
wire
300 
in
301
302 
 
303 
rts_pad_out
304 
wire
305 
out
306
307 
 
308 
rx_irq
309 
wire
310 
out
311
312 
 
313 
tx_irq
314 
wire
315 
out
316
317 
 
318 
ps2_data_avail
319 
wire
320 
out
321
322 
 
323 
y_pos
324 
wire
325 
out
326 
90
327
328 
 
329 
x_pos
330 
wire
331 
out
332 
90
333
334 
 
335 
new_packet
336 
wire
337 
out
338
339 
 
340 
ms_mid
341 
wire
342 
out
343
344 
 
345 
ms_right
346 
wire
347 
out
348
349 
 
350 
ms_left
351 
wire
352 
out
353
354 
 
355 
int_out
356 
wire
357 
out
358
359 
 
360 
vector
361 
wire
362 
out
363 
70
364
365 
 
366 
 
367 
 
368 
 
369 
ext_ub
370 
wire
371 
out
372
373 
 
374 
ext_stb
375 
wire
376 
out
377
378 
 
379 
 
380 
ext_lb
381 
wire
382 
out
383
384 
 
385 
 
386 
 
387
388 
 
389 
 
390
391 
 
392 
 
393 
 
394 
 
395 
 
396 
 
397 
 
398
399 
 
400 
 
401 
 
402
403 
      mb
404
405 
 
406 
 
407
408
409 
 
410
411 
          rdata
412
413
414 
          70
415
416
417 
 
418 
 
419
420 
          cs
421
422
423 
          00
424
425
426
427
428 
 
429 
 
430
431
432
433 
          rdata
434
435
436 
          158
437
438
439 
 
440
441 
          cs
442
443
444 
          11
445
446 
 
447
448 
 
449 
 
450
451
452 
 
453
454
455
456 
          rdata
457
458
459 
          2316
460
461
462 
 
463
464 
          cs
465
466
467 
          22
468
469 
 
470
471 
 
472
473
474 
 
475 
 
476
477
478
479 
          rdata
480
481
482 
          3124
483
484
485 
 
486
487 
          cs
488
489
490 
          33
491
492 
 
493
494 
 
495 
 
496
497
498 
 
499 
 
500
501
502
503 
          rdata
504
505
506 
          3932
507
508
509 
 
510
511 
          cs
512
513
514 
          44
515
516 
 
517
518 
 
519 
 
520
521
522 
 
523 
 
524
525
526
527 
          rdata
528
529
530 
          4740
531
532
533 
 
534
535 
          cs
536
537
538 
          55
539
540 
 
541
542 
 
543 
 
544
545
546 
 
547
548
549
550 
          rdata
551
552
553 
          5548
554
555
556 
 
557
558 
          cs
559
560
561 
          66
562
563 
 
564 
 
565
566 
 
567 
 
568
569
570 
 
571
572
573
574 
          rdata
575
576
577 
          6356
578
579
580 
 
581
582 
          cs
583
584
585 
          77
586
587 
 
588 
 
589
590 
 
591 
 
592
593
594 
 
595
596
597
598 
          rdata
599
600
601 
          7164
602
603
604 
 
605
606 
          cs
607
608
609 
          88
610
611 
 
612 
 
613
614 
 
615
616
617 
 
618 
 
619 
 
620 
 
621 
 
622 
 
623 
 
624
625 
 
626 
 
627 
 
628 
 
629 
 
630
631 
 
632 
 
633 
 
634 
 
635 
 
636 
 
637
638 
 
639 
 
640 
 
641 
 
642
643 
      reg_mb
644
645
646 
 
647 
 
648 
 
649 
 
650 
 
651 
 
652 
 
653
654 
      vga
655
656
657 
 
658 
 
659 
 
660
661 
      ps2
662
663
664 
 
665 
 
666 
 
667
668 
      uart
669
670
671 
 
672 
 
673
674 
      foo
675
676
677 
 
678 
 
679
680 
      ext
681
682
683 
 
684 
 
685 
 
686
687 
 
688 
 
689 
 
690 
 
691 
 
692 
 
693 
 
694 
 
695 
 
696 
 
697 
 
698 
 
699
700
701 
      clk
702
703
704
705
706
707
708
709
710
711
712
713
714 
 
715 
 
716
717 
      reset
718
719
720
721
722
723
724
725
726
727
728
729
730 
 
731 
 
732
733 
      enable
734
735
736
737
738
739
740
741
742
743
744
745
746 
 
747 
 
748 
 
749
750 
      gpio_0_out
751
752
753
754 
 
755 
 
756
757 
      gpio_0_oe
758
759
760
761 
 
762 
 
763 
 
764 
 
765
766 
      gpio_0_in
767
768
769
770 
 
771
772 
      gpio_1_out
773
774
775
776 
 
777 
 
778
779 
      gpio_1_oe
780
781
782
783 
 
784 
 
785
786 
      gpio_1_in
787
788
789
790 
 
791 
 
792
793 
      timer_irq
794
795
796
797 
 
798 
 
799
800 
      cts_pad_in
801
802
803
804 
 
805
806 
      rts_pad_out
807
808
809
810 
 
811
812 
      rx_irq
813
814
815
816 
 
817
818 
      tx_irq
819
820
821
822 
 
823
824 
      pic_irq_in
825
826
827
828 
 
829 
 
830
831 
      pic_irq
832
833
834
835 
 
836
837 
      pic_nmi
838
839
840
841 
 
842
843 
      ps2_data_avail
844
845
846
847 
 
848 
 
849
850 
      y_pos
851
852
853
854 
 
855
856 
      x_pos
857
858
859
860 
 
861
862 
      new_packet
863
864
865
866 
 
867
868 
      ms_mid
869
870
871
872 
 
873
874 
      ms_right
875
876
877
878 
 
879
880 
      ms_left
881
882
883
884 
 
885 
 
886
887 
      vic_irq_in
888
889
890
891 
 
892
893 
      int_out
894
895
896
897 
 
898
899 
      vector
900
901
902
903 
 
904 
 
905 
 
906 
 
907
908 
      ext_ub
909
910
911
912 
 
913
914 
      ext_lb
915
916
917
918 
 
919 
 
920 
 
921 
 
922
923 
      ext_stb
924
925
926
927 
 
928 
 
929 
 
930
931 
 
932 
 
933 
 
934
935 
 
936 
 
937 
 
938 
 
939
940 
mb_exp
941
942 
opencores.org
943 
logic
944 
micro_bus
945 
exp9
946
947
948 
 
949 
 
950 
 
951
952 
gpio
953
954 
opencores.org
955 
io
956 
io_gpio
957 
def
958
959
960 
 
961 
 
962
963 
tim_0
964
965 
opencores.org
966 
io
967 
io_timer
968 
def
969
970
971 
 
972
973 
uart
974
975 
opencores.org
976 
io
977 
io_uart
978 
def
979
980
981 
 
982
983 
pic
984
985 
opencores.org
986 
io
987 
io_pic
988 
def
989
990
991 
NMI_MODENMI_MODE
992 
IRQ_MODEIRQ_MODE
993
994
995 
 
996 
 
997
998 
ps2
999
1000 
opencores.org
1001 
io
1002 
io_ps2
1003 
mouse
1004
1005
1006 
 
1007 
 
1008 
 
1009
1010 
utimer
1011
1012 
opencores.org
1013 
io
1014 
io_utimer
1015 
def
1016
1017
1018 
 
1019 
 
1020 
 
1021 
 
1022 
 
1023 
 
1024
1025 
vga
1026
1027 
opencores.org
1028 
io
1029 
io_vga
1030 
def
1031
1032
1033 
STARTUPSTARTUP
1034 
FONTFONT
1035
1036
1037 
 
1038 
 
1039 
 
1040
1041 
mem
1042
1043 
opencores.org
1044 
io
1045 
io_ext_mem_interface
1046 
def
1047
1048
1049 
BASE_ADDR4'h7
1050 
BASE_WIDTH4
1051 
ADDR_WIDTH8
1052
1053
1054 
 
1055 
 
1056 
 
1057
1058 
vic
1059
1060 
opencores.org
1061 
io
1062 
io_vic
1063 
def
1064
1065
1066 
 
1067 
 
1068 
 
1069 
 
1070 
 
1071 
 
1072 
 
1073
1074 
 
1075 
 
1076 
 
1077 
 
1078 
 
1079 
 
1080 
 
1081 
 
1082 
 
1083
1084 
 
1085 
 
1086 
 
1087 
 
1088 
 

powered by: WebSVN 2.1.0

© copyright 1999-2013 OpenCores.org, equivalent to ORSoC AB, all rights reserved. OpenCores®, registered trademark.