| 1 |
584 |
jeremybenn |
/*
|
| 2 |
|
|
* These files are taken from the MCF523X source code example package
|
| 3 |
|
|
* which is available on the Freescale website. Freescale explicitly
|
| 4 |
|
|
* grants the redistribution and modification of these source files.
|
| 5 |
|
|
* The complete licensing information is available in the file
|
| 6 |
|
|
* LICENSE_FREESCALE.TXT.
|
| 7 |
|
|
*
|
| 8 |
|
|
* File: mcf523x_gpio.h
|
| 9 |
|
|
* Purpose: Register and bit definitions for the MCF523X
|
| 10 |
|
|
*
|
| 11 |
|
|
* Notes:
|
| 12 |
|
|
*
|
| 13 |
|
|
*/
|
| 14 |
|
|
|
| 15 |
|
|
#ifndef __MCF523X_GPIO_H__
|
| 16 |
|
|
#define __MCF523X_GPIO_H__
|
| 17 |
|
|
|
| 18 |
|
|
/*********************************************************************
|
| 19 |
|
|
*
|
| 20 |
|
|
* General Purpose I/O (GPIO)
|
| 21 |
|
|
*
|
| 22 |
|
|
*********************************************************************/
|
| 23 |
|
|
|
| 24 |
|
|
/* Register read/write macros */
|
| 25 |
|
|
#define MCF_GPIO_PODR_ADDR (*(vuint8 *)(void*)(&__IPSBAR[0x100000]))
|
| 26 |
|
|
#define MCF_GPIO_PODR_DATAH (*(vuint8 *)(void*)(&__IPSBAR[0x100001]))
|
| 27 |
|
|
#define MCF_GPIO_PODR_DATAL (*(vuint8 *)(void*)(&__IPSBAR[0x100002]))
|
| 28 |
|
|
#define MCF_GPIO_PODR_BUSCTL (*(vuint8 *)(void*)(&__IPSBAR[0x100003]))
|
| 29 |
|
|
#define MCF_GPIO_PODR_BS (*(vuint8 *)(void*)(&__IPSBAR[0x100004]))
|
| 30 |
|
|
#define MCF_GPIO_PODR_CS (*(vuint8 *)(void*)(&__IPSBAR[0x100005]))
|
| 31 |
|
|
#define MCF_GPIO_PODR_SDRAM (*(vuint8 *)(void*)(&__IPSBAR[0x100006]))
|
| 32 |
|
|
#define MCF_GPIO_PODR_FECI2C (*(vuint8 *)(void*)(&__IPSBAR[0x100007]))
|
| 33 |
|
|
#define MCF_GPIO_PODR_UARTH (*(vuint8 *)(void*)(&__IPSBAR[0x100008]))
|
| 34 |
|
|
#define MCF_GPIO_PODR_UARTL (*(vuint8 *)(void*)(&__IPSBAR[0x100009]))
|
| 35 |
|
|
#define MCF_GPIO_PODR_QSPI (*(vuint8 *)(void*)(&__IPSBAR[0x10000A]))
|
| 36 |
|
|
#define MCF_GPIO_PODR_TIMER (*(vuint8 *)(void*)(&__IPSBAR[0x10000B]))
|
| 37 |
|
|
#define MCF_GPIO_PODR_ETPU (*(vuint8 *)(void*)(&__IPSBAR[0x10000C]))
|
| 38 |
|
|
#define MCF_GPIO_PDDR_APDDR (*(vuint8 *)(void*)(&__IPSBAR[0x100010]))
|
| 39 |
|
|
#define MCF_GPIO_PDDR_DATAH (*(vuint8 *)(void*)(&__IPSBAR[0x100011]))
|
| 40 |
|
|
#define MCF_GPIO_PDDR_DATAL (*(vuint8 *)(void*)(&__IPSBAR[0x100012]))
|
| 41 |
|
|
#define MCF_GPIO_PDDR_BUSCTL (*(vuint8 *)(void*)(&__IPSBAR[0x100013]))
|
| 42 |
|
|
#define MCF_GPIO_PDDR_BS (*(vuint8 *)(void*)(&__IPSBAR[0x100014]))
|
| 43 |
|
|
#define MCF_GPIO_PDDR_CS (*(vuint8 *)(void*)(&__IPSBAR[0x100015]))
|
| 44 |
|
|
#define MCF_GPIO_PDDR_SDRAM (*(vuint8 *)(void*)(&__IPSBAR[0x100016]))
|
| 45 |
|
|
#define MCF_GPIO_PDDR_FECI2C (*(vuint8 *)(void*)(&__IPSBAR[0x100017]))
|
| 46 |
|
|
#define MCF_GPIO_PDDR_UARTH (*(vuint8 *)(void*)(&__IPSBAR[0x100018]))
|
| 47 |
|
|
#define MCF_GPIO_PDDR_UARTL (*(vuint8 *)(void*)(&__IPSBAR[0x100019]))
|
| 48 |
|
|
#define MCF_GPIO_PDDR_QSPI (*(vuint8 *)(void*)(&__IPSBAR[0x10001A]))
|
| 49 |
|
|
#define MCF_GPIO_PDDR_TIMER (*(vuint8 *)(void*)(&__IPSBAR[0x10001B]))
|
| 50 |
|
|
#define MCF_GPIO_PDDR_ETPU (*(vuint8 *)(void*)(&__IPSBAR[0x10001C]))
|
| 51 |
|
|
#define MCF_GPIO_PPDSDR_ADDR (*(vuint8 *)(void*)(&__IPSBAR[0x100020]))
|
| 52 |
|
|
#define MCF_GPIO_PPDSDR_DATAH (*(vuint8 *)(void*)(&__IPSBAR[0x100021]))
|
| 53 |
|
|
#define MCF_GPIO_PPDSDR_DATAL (*(vuint8 *)(void*)(&__IPSBAR[0x100022]))
|
| 54 |
|
|
#define MCF_GPIO_PPDSDR_BUSCTL (*(vuint8 *)(void*)(&__IPSBAR[0x100023]))
|
| 55 |
|
|
#define MCF_GPIO_PPDSDR_BS (*(vuint8 *)(void*)(&__IPSBAR[0x100024]))
|
| 56 |
|
|
#define MCF_GPIO_PPDSDR_FECI2C (*(vuint8 *)(void*)(&__IPSBAR[0x100027]))
|
| 57 |
|
|
#define MCF_GPIO_PPDSDR_CS (*(vuint8 *)(void*)(&__IPSBAR[0x100025]))
|
| 58 |
|
|
#define MCF_GPIO_PPDSDR_SDRAM (*(vuint8 *)(void*)(&__IPSBAR[0x100026]))
|
| 59 |
|
|
#define MCF_GPIO_PPDSDR_UARTH (*(vuint8 *)(void*)(&__IPSBAR[0x100028]))
|
| 60 |
|
|
#define MCF_GPIO_PPDSDR_UARTL (*(vuint8 *)(void*)(&__IPSBAR[0x100029]))
|
| 61 |
|
|
#define MCF_GPIO_PPDSDR_QSPI (*(vuint8 *)(void*)(&__IPSBAR[0x10002A]))
|
| 62 |
|
|
#define MCF_GPIO_PPDSDR_TIMER (*(vuint8 *)(void*)(&__IPSBAR[0x10002B]))
|
| 63 |
|
|
#define MCF_GPIO_PPDSDR_ETPU (*(vuint8 *)(void*)(&__IPSBAR[0x10002C]))
|
| 64 |
|
|
#define MCF_GPIO_PCLRR_ADDR (*(vuint8 *)(void*)(&__IPSBAR[0x100030]))
|
| 65 |
|
|
#define MCF_GPIO_PCLRR_DATAH (*(vuint8 *)(void*)(&__IPSBAR[0x100031]))
|
| 66 |
|
|
#define MCF_GPIO_PCLRR_DATAL (*(vuint8 *)(void*)(&__IPSBAR[0x100032]))
|
| 67 |
|
|
#define MCF_GPIO_PCLRR_BUSCTL (*(vuint8 *)(void*)(&__IPSBAR[0x100033]))
|
| 68 |
|
|
#define MCF_GPIO_PCLRR_BS (*(vuint8 *)(void*)(&__IPSBAR[0x100034]))
|
| 69 |
|
|
#define MCF_GPIO_PCLRR_CS (*(vuint8 *)(void*)(&__IPSBAR[0x100035]))
|
| 70 |
|
|
#define MCF_GPIO_PCLRR_SDRAM (*(vuint8 *)(void*)(&__IPSBAR[0x100036]))
|
| 71 |
|
|
#define MCF_GPIO_PCLRR_FECI2C (*(vuint8 *)(void*)(&__IPSBAR[0x100037]))
|
| 72 |
|
|
#define MCF_GPIO_PCLRR_UARTH (*(vuint8 *)(void*)(&__IPSBAR[0x100038]))
|
| 73 |
|
|
#define MCF_GPIO_PCLRR_UARTL (*(vuint8 *)(void*)(&__IPSBAR[0x100039]))
|
| 74 |
|
|
#define MCF_GPIO_PCLRR_QSPI (*(vuint8 *)(void*)(&__IPSBAR[0x10003A]))
|
| 75 |
|
|
#define MCF_GPIO_PCLRR_TIMER (*(vuint8 *)(void*)(&__IPSBAR[0x10003B]))
|
| 76 |
|
|
#define MCF_GPIO_PCLRR_ETPU (*(vuint8 *)(void*)(&__IPSBAR[0x10003C]))
|
| 77 |
|
|
#define MCF_GPIO_PAR_AD (*(vuint8 *)(void*)(&__IPSBAR[0x100040]))
|
| 78 |
|
|
#define MCF_GPIO_PAR_BUSCTL (*(vuint16*)(void*)(&__IPSBAR[0x100042]))
|
| 79 |
|
|
#define MCF_GPIO_PAR_BS (*(vuint8 *)(void*)(&__IPSBAR[0x100044]))
|
| 80 |
|
|
#define MCF_GPIO_PAR_CS (*(vuint8 *)(void*)(&__IPSBAR[0x100045]))
|
| 81 |
|
|
#define MCF_GPIO_PAR_SDRAM (*(vuint8 *)(void*)(&__IPSBAR[0x100046]))
|
| 82 |
|
|
#define MCF_GPIO_PAR_FECI2C (*(vuint8 *)(void*)(&__IPSBAR[0x100047]))
|
| 83 |
|
|
#define MCF_GPIO_PAR_UART (*(vuint16*)(void*)(&__IPSBAR[0x100048]))
|
| 84 |
|
|
#define MCF_GPIO_PAR_QSPI (*(vuint8 *)(void*)(&__IPSBAR[0x10004A]))
|
| 85 |
|
|
#define MCF_GPIO_PAR_TIMER (*(vuint16*)(void*)(&__IPSBAR[0x10004C]))
|
| 86 |
|
|
#define MCF_GPIO_PAR_ETPU (*(vuint8 *)(void*)(&__IPSBAR[0x10004E]))
|
| 87 |
|
|
#define MCF_GPIO_DSCR_EIM (*(vuint8 *)(void*)(&__IPSBAR[0x100050]))
|
| 88 |
|
|
#define MCF_GPIO_DSCR_ETPU (*(vuint8 *)(void*)(&__IPSBAR[0x100051]))
|
| 89 |
|
|
#define MCF_GPIO_DSCR_FECI2C (*(vuint8 *)(void*)(&__IPSBAR[0x100052]))
|
| 90 |
|
|
#define MCF_GPIO_DSCR_UART (*(vuint8 *)(void*)(&__IPSBAR[0x100053]))
|
| 91 |
|
|
#define MCF_GPIO_DSCR_QSPI (*(vuint8 *)(void*)(&__IPSBAR[0x100054]))
|
| 92 |
|
|
#define MCF_GPIO_DSCR_TIMER (*(vuint8 *)(void*)(&__IPSBAR[0x100055]))
|
| 93 |
|
|
|
| 94 |
|
|
/* Bit definitions and macros for MCF_GPIO_PODR_ADDR */
|
| 95 |
|
|
#define MCF_GPIO_PODR_ADDR_PODR_ADDR5 (0x20)
|
| 96 |
|
|
#define MCF_GPIO_PODR_ADDR_PODR_ADDR6 (0x40)
|
| 97 |
|
|
#define MCF_GPIO_PODR_ADDR_PODR_ADDR7 (0x80)
|
| 98 |
|
|
|
| 99 |
|
|
/* Bit definitions and macros for MCF_GPIO_PODR_DATAH */
|
| 100 |
|
|
#define MCF_GPIO_PODR_DATAH_PODR_DATAH0 (0x01)
|
| 101 |
|
|
#define MCF_GPIO_PODR_DATAH_PODR_DATAH1 (0x02)
|
| 102 |
|
|
#define MCF_GPIO_PODR_DATAH_PODR_DATAH2 (0x04)
|
| 103 |
|
|
#define MCF_GPIO_PODR_DATAH_PODR_DATAH3 (0x08)
|
| 104 |
|
|
#define MCF_GPIO_PODR_DATAH_PODR_DATAH4 (0x10)
|
| 105 |
|
|
#define MCF_GPIO_PODR_DATAH_PODR_DATAH5 (0x20)
|
| 106 |
|
|
#define MCF_GPIO_PODR_DATAH_PODR_DATAH6 (0x40)
|
| 107 |
|
|
#define MCF_GPIO_PODR_DATAH_PODR_DATAH7 (0x80)
|
| 108 |
|
|
|
| 109 |
|
|
/* Bit definitions and macros for MCF_GPIO_PODR_DATAL */
|
| 110 |
|
|
#define MCF_GPIO_PODR_DATAL_PODR_DATAL0 (0x01)
|
| 111 |
|
|
#define MCF_GPIO_PODR_DATAL_PODR_DATAL1 (0x02)
|
| 112 |
|
|
#define MCF_GPIO_PODR_DATAL_PODR_DATAL2 (0x04)
|
| 113 |
|
|
#define MCF_GPIO_PODR_DATAL_PODR_DATAL3 (0x08)
|
| 114 |
|
|
#define MCF_GPIO_PODR_DATAL_PODR_DATAL4 (0x10)
|
| 115 |
|
|
#define MCF_GPIO_PODR_DATAL_PODR_DATAL5 (0x20)
|
| 116 |
|
|
#define MCF_GPIO_PODR_DATAL_PODR_DATAL6 (0x40)
|
| 117 |
|
|
#define MCF_GPIO_PODR_DATAL_PODR_DATAL7 (0x80)
|
| 118 |
|
|
|
| 119 |
|
|
/* Bit definitions and macros for MCF_GPIO_PODR_BUSCTL */
|
| 120 |
|
|
#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL0 (0x01)
|
| 121 |
|
|
#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL1 (0x02)
|
| 122 |
|
|
#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL2 (0x04)
|
| 123 |
|
|
#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL3 (0x08)
|
| 124 |
|
|
#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL4 (0x10)
|
| 125 |
|
|
#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL5 (0x20)
|
| 126 |
|
|
#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL6 (0x40)
|
| 127 |
|
|
#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL7 (0x80)
|
| 128 |
|
|
|
| 129 |
|
|
/* Bit definitions and macros for MCF_GPIO_PODR_BS */
|
| 130 |
|
|
#define MCF_GPIO_PODR_BS_PODR_BS0 (0x01)
|
| 131 |
|
|
#define MCF_GPIO_PODR_BS_PODR_BS1 (0x02)
|
| 132 |
|
|
#define MCF_GPIO_PODR_BS_PODR_BS2 (0x04)
|
| 133 |
|
|
#define MCF_GPIO_PODR_BS_PODR_BS3 (0x08)
|
| 134 |
|
|
|
| 135 |
|
|
/* Bit definitions and macros for MCF_GPIO_PODR_CS */
|
| 136 |
|
|
#define MCF_GPIO_PODR_CS_PODR_CS1 (0x02)
|
| 137 |
|
|
#define MCF_GPIO_PODR_CS_PODR_CS2 (0x04)
|
| 138 |
|
|
#define MCF_GPIO_PODR_CS_PODR_CS3 (0x08)
|
| 139 |
|
|
#define MCF_GPIO_PODR_CS_PODR_CS4 (0x10)
|
| 140 |
|
|
#define MCF_GPIO_PODR_CS_PODR_CS5 (0x20)
|
| 141 |
|
|
#define MCF_GPIO_PODR_CS_PODR_CS6 (0x40)
|
| 142 |
|
|
#define MCF_GPIO_PODR_CS_PODR_CS7 (0x80)
|
| 143 |
|
|
|
| 144 |
|
|
/* Bit definitions and macros for MCF_GPIO_PODR_SDRAM */
|
| 145 |
|
|
#define MCF_GPIO_PODR_SDRAM_PODR_SDRAM0 (0x01)
|
| 146 |
|
|
#define MCF_GPIO_PODR_SDRAM_PODR_SDRAM1 (0x02)
|
| 147 |
|
|
#define MCF_GPIO_PODR_SDRAM_PODR_SDRAM2 (0x04)
|
| 148 |
|
|
#define MCF_GPIO_PODR_SDRAM_PODR_SDRAM3 (0x08)
|
| 149 |
|
|
#define MCF_GPIO_PODR_SDRAM_PODR_SDRAM4 (0x10)
|
| 150 |
|
|
#define MCF_GPIO_PODR_SDRAM_PODR_SDRAM5 (0x20)
|
| 151 |
|
|
|
| 152 |
|
|
/* Bit definitions and macros for MCF_GPIO_PODR_FECI2C */
|
| 153 |
|
|
#define MCF_GPIO_PODR_FECI2C_PODR_FECI2C0 (0x01)
|
| 154 |
|
|
#define MCF_GPIO_PODR_FECI2C_PODR_FECI2C1 (0x02)
|
| 155 |
|
|
#define MCF_GPIO_PODR_FECI2C_PODR_FECI2C2 (0x04)
|
| 156 |
|
|
#define MCF_GPIO_PODR_FECI2C_PODR_FECI2C3 (0x08)
|
| 157 |
|
|
|
| 158 |
|
|
/* Bit definitions and macros for MCF_GPIO_PODR_UARTH */
|
| 159 |
|
|
#define MCF_GPIO_PODR_UARTH_PODR_UARTH0 (0x01)
|
| 160 |
|
|
#define MCF_GPIO_PODR_UARTH_PODR_UARTH1 (0x02)
|
| 161 |
|
|
|
| 162 |
|
|
/* Bit definitions and macros for MCF_GPIO_PODR_UARTL */
|
| 163 |
|
|
#define MCF_GPIO_PODR_UARTL_PODR_UARTL0 (0x01)
|
| 164 |
|
|
#define MCF_GPIO_PODR_UARTL_PODR_UARTL1 (0x02)
|
| 165 |
|
|
#define MCF_GPIO_PODR_UARTL_PODR_UARTL2 (0x04)
|
| 166 |
|
|
#define MCF_GPIO_PODR_UARTL_PODR_UARTL3 (0x08)
|
| 167 |
|
|
#define MCF_GPIO_PODR_UARTL_PODR_UARTL4 (0x10)
|
| 168 |
|
|
#define MCF_GPIO_PODR_UARTL_PODR_UARTL5 (0x20)
|
| 169 |
|
|
#define MCF_GPIO_PODR_UARTL_PODR_UARTL6 (0x40)
|
| 170 |
|
|
#define MCF_GPIO_PODR_UARTL_PODR_UARTL7 (0x80)
|
| 171 |
|
|
|
| 172 |
|
|
/* Bit definitions and macros for MCF_GPIO_PODR_QSPI */
|
| 173 |
|
|
#define MCF_GPIO_PODR_QSPI_PODR_QSPI0 (0x01)
|
| 174 |
|
|
#define MCF_GPIO_PODR_QSPI_PODR_QSPI1 (0x02)
|
| 175 |
|
|
#define MCF_GPIO_PODR_QSPI_PODR_QSPI2 (0x04)
|
| 176 |
|
|
#define MCF_GPIO_PODR_QSPI_PODR_QSPI3 (0x08)
|
| 177 |
|
|
#define MCF_GPIO_PODR_QSPI_PODR_QSPI4 (0x10)
|
| 178 |
|
|
|
| 179 |
|
|
/* Bit definitions and macros for MCF_GPIO_PODR_TIMER */
|
| 180 |
|
|
#define MCF_GPIO_PODR_TIMER_PODR_TIMER0 (0x01)
|
| 181 |
|
|
#define MCF_GPIO_PODR_TIMER_PODR_TIMER1 (0x02)
|
| 182 |
|
|
#define MCF_GPIO_PODR_TIMER_PODR_TIMER2 (0x04)
|
| 183 |
|
|
#define MCF_GPIO_PODR_TIMER_PODR_TIMER3 (0x08)
|
| 184 |
|
|
#define MCF_GPIO_PODR_TIMER_PODR_TIMER4 (0x10)
|
| 185 |
|
|
#define MCF_GPIO_PODR_TIMER_PODR_TIMER5 (0x20)
|
| 186 |
|
|
#define MCF_GPIO_PODR_TIMER_PODR_TIMER6 (0x40)
|
| 187 |
|
|
#define MCF_GPIO_PODR_TIMER_PODR_TIMER7 (0x80)
|
| 188 |
|
|
|
| 189 |
|
|
/* Bit definitions and macros for MCF_GPIO_PODR_ETPU */
|
| 190 |
|
|
#define MCF_GPIO_PODR_ETPU_PODR_ETPU0 (0x01)
|
| 191 |
|
|
#define MCF_GPIO_PODR_ETPU_PODR_ETPU1 (0x02)
|
| 192 |
|
|
#define MCF_GPIO_PODR_ETPU_PODR_ETPU2 (0x04)
|
| 193 |
|
|
|
| 194 |
|
|
/* Bit definitions and macros for MCF_GPIO_PDDR_APDDR */
|
| 195 |
|
|
#define MCF_GPIO_PDDR_APDDR_PDDR_APDDR5 (0x20)
|
| 196 |
|
|
#define MCF_GPIO_PDDR_APDDR_PDDR_APDDR6 (0x40)
|
| 197 |
|
|
#define MCF_GPIO_PDDR_APDDR_PDDR_APDDR7 (0x80)
|
| 198 |
|
|
|
| 199 |
|
|
/* Bit definitions and macros for MCF_GPIO_PDDR_DATAH */
|
| 200 |
|
|
#define MCF_GPIO_PDDR_DATAH_PDDR_DATAH0 (0x01)
|
| 201 |
|
|
#define MCF_GPIO_PDDR_DATAH_PDDR_DATAH1 (0x02)
|
| 202 |
|
|
#define MCF_GPIO_PDDR_DATAH_PDDR_DATAH2 (0x04)
|
| 203 |
|
|
#define MCF_GPIO_PDDR_DATAH_PDDR_DATAH3 (0x08)
|
| 204 |
|
|
#define MCF_GPIO_PDDR_DATAH_PDDR_DATAH4 (0x10)
|
| 205 |
|
|
#define MCF_GPIO_PDDR_DATAH_PDDR_DATAH5 (0x20)
|
| 206 |
|
|
#define MCF_GPIO_PDDR_DATAH_PDDR_DATAH6 (0x40)
|
| 207 |
|
|
#define MCF_GPIO_PDDR_DATAH_PDDR_DATAH7 (0x80)
|
| 208 |
|
|
|
| 209 |
|
|
/* Bit definitions and macros for MCF_GPIO_PDDR_DATAL */
|
| 210 |
|
|
#define MCF_GPIO_PDDR_DATAL_PDDR_DATAL0 (0x01)
|
| 211 |
|
|
#define MCF_GPIO_PDDR_DATAL_PDDR_DATAL1 (0x02)
|
| 212 |
|
|
#define MCF_GPIO_PDDR_DATAL_PDDR_DATAL2 (0x04)
|
| 213 |
|
|
#define MCF_GPIO_PDDR_DATAL_PDDR_DATAL3 (0x08)
|
| 214 |
|
|
#define MCF_GPIO_PDDR_DATAL_PDDR_DATAL4 (0x10)
|
| 215 |
|
|
#define MCF_GPIO_PDDR_DATAL_PDDR_DATAL5 (0x20)
|
| 216 |
|
|
#define MCF_GPIO_PDDR_DATAL_PDDR_DATAL6 (0x40)
|
| 217 |
|
|
#define MCF_GPIO_PDDR_DATAL_PDDR_DATAL7 (0x80)
|
| 218 |
|
|
|
| 219 |
|
|
/* Bit definitions and macros for MCF_GPIO_PDDR_BUSCTL */
|
| 220 |
|
|
#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL0 (0x01)
|
| 221 |
|
|
#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL1 (0x02)
|
| 222 |
|
|
#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL2 (0x04)
|
| 223 |
|
|
#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL3 (0x08)
|
| 224 |
|
|
#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL4 (0x10)
|
| 225 |
|
|
#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL5 (0x20)
|
| 226 |
|
|
#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL6 (0x40)
|
| 227 |
|
|
#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL7 (0x80)
|
| 228 |
|
|
|
| 229 |
|
|
/* Bit definitions and macros for MCF_GPIO_PDDR_BS */
|
| 230 |
|
|
#define MCF_GPIO_PDDR_BS_PDDR_BS0 (0x01)
|
| 231 |
|
|
#define MCF_GPIO_PDDR_BS_PDDR_BS3(x) (((x)&0x07)<<1)
|
| 232 |
|
|
|
| 233 |
|
|
/* Bit definitions and macros for MCF_GPIO_PDDR_CS */
|
| 234 |
|
|
#define MCF_GPIO_PDDR_CS_PDDR_CS1 (0x02)
|
| 235 |
|
|
#define MCF_GPIO_PDDR_CS_PDDR_CS2 (0x04)
|
| 236 |
|
|
#define MCF_GPIO_PDDR_CS_PDDR_CS3 (0x08)
|
| 237 |
|
|
#define MCF_GPIO_PDDR_CS_PDDR_CS4 (0x10)
|
| 238 |
|
|
#define MCF_GPIO_PDDR_CS_PDDR_CS5 (0x20)
|
| 239 |
|
|
#define MCF_GPIO_PDDR_CS_PDDR_CS6 (0x40)
|
| 240 |
|
|
#define MCF_GPIO_PDDR_CS_PDDR_CS7 (0x80)
|
| 241 |
|
|
|
| 242 |
|
|
/* Bit definitions and macros for MCF_GPIO_PDDR_SDRAM */
|
| 243 |
|
|
#define MCF_GPIO_PDDR_SDRAM_PDDR_SDRAM0 (0x01)
|
| 244 |
|
|
#define MCF_GPIO_PDDR_SDRAM_PDDR_SDRAM1 (0x02)
|
| 245 |
|
|
#define MCF_GPIO_PDDR_SDRAM_PDDR_SDRAM2 (0x04)
|
| 246 |
|
|
#define MCF_GPIO_PDDR_SDRAM_PDDR_SDRAM3 (0x08)
|
| 247 |
|
|
#define MCF_GPIO_PDDR_SDRAM_PDDR_SDRAM4 (0x10)
|
| 248 |
|
|
#define MCF_GPIO_PDDR_SDRAM_PDDR_SDRAM5 (0x20)
|
| 249 |
|
|
|
| 250 |
|
|
/* Bit definitions and macros for MCF_GPIO_PDDR_FECI2C */
|
| 251 |
|
|
#define MCF_GPIO_PDDR_FECI2C_PDDR_FECI2C0 (0x01)
|
| 252 |
|
|
#define MCF_GPIO_PDDR_FECI2C_PDDR_FECI2C1 (0x02)
|
| 253 |
|
|
#define MCF_GPIO_PDDR_FECI2C_PDDR_FECI2C2 (0x04)
|
| 254 |
|
|
#define MCF_GPIO_PDDR_FECI2C_PDDR_FECI2C3 (0x08)
|
| 255 |
|
|
|
| 256 |
|
|
/* Bit definitions and macros for MCF_GPIO_PDDR_UARTH */
|
| 257 |
|
|
#define MCF_GPIO_PDDR_UARTH_PDDR_UARTH0 (0x01)
|
| 258 |
|
|
#define MCF_GPIO_PDDR_UARTH_PDDR_UARTH1 (0x02)
|
| 259 |
|
|
|
| 260 |
|
|
/* Bit definitions and macros for MCF_GPIO_PDDR_UARTL */
|
| 261 |
|
|
#define MCF_GPIO_PDDR_UARTL_PDDR_UARTL0 (0x01)
|
| 262 |
|
|
#define MCF_GPIO_PDDR_UARTL_PDDR_UARTL1 (0x02)
|
| 263 |
|
|
#define MCF_GPIO_PDDR_UARTL_PDDR_UARTL2 (0x04)
|
| 264 |
|
|
#define MCF_GPIO_PDDR_UARTL_PDDR_UARTL3 (0x08)
|
| 265 |
|
|
#define MCF_GPIO_PDDR_UARTL_PDDR_UARTL4 (0x10)
|
| 266 |
|
|
#define MCF_GPIO_PDDR_UARTL_PDDR_UARTL5 (0x20)
|
| 267 |
|
|
#define MCF_GPIO_PDDR_UARTL_PDDR_UARTL6 (0x40)
|
| 268 |
|
|
#define MCF_GPIO_PDDR_UARTL_PDDR_UARTL7 (0x80)
|
| 269 |
|
|
|
| 270 |
|
|
/* Bit definitions and macros for MCF_GPIO_PDDR_QSPI */
|
| 271 |
|
|
#define MCF_GPIO_PDDR_QSPI_PDDR_QSPI0 (0x01)
|
| 272 |
|
|
#define MCF_GPIO_PDDR_QSPI_PDDR_QSPI1 (0x02)
|
| 273 |
|
|
#define MCF_GPIO_PDDR_QSPI_PDDR_QSPI2 (0x04)
|
| 274 |
|
|
#define MCF_GPIO_PDDR_QSPI_PDDR_QSPI3 (0x08)
|
| 275 |
|
|
#define MCF_GPIO_PDDR_QSPI_PDDR_QSPI4 (0x10)
|
| 276 |
|
|
|
| 277 |
|
|
/* Bit definitions and macros for MCF_GPIO_PDDR_TIMER */
|
| 278 |
|
|
#define MCF_GPIO_PDDR_TIMER_PDDR_TIMER0 (0x01)
|
| 279 |
|
|
#define MCF_GPIO_PDDR_TIMER_PDDR_TIMER1 (0x02)
|
| 280 |
|
|
#define MCF_GPIO_PDDR_TIMER_PDDR_TIMER2 (0x04)
|
| 281 |
|
|
#define MCF_GPIO_PDDR_TIMER_PDDR_TIMER3 (0x08)
|
| 282 |
|
|
#define MCF_GPIO_PDDR_TIMER_PDDR_TIMER4 (0x10)
|
| 283 |
|
|
#define MCF_GPIO_PDDR_TIMER_PDDR_TIMER5 (0x20)
|
| 284 |
|
|
#define MCF_GPIO_PDDR_TIMER_PDDR_TIMER6 (0x40)
|
| 285 |
|
|
#define MCF_GPIO_PDDR_TIMER_PDDR_TIMER7 (0x80)
|
| 286 |
|
|
|
| 287 |
|
|
/* Bit definitions and macros for MCF_GPIO_PDDR_ETPU */
|
| 288 |
|
|
#define MCF_GPIO_PDDR_ETPU_PDDR_ETPU0 (0x01)
|
| 289 |
|
|
#define MCF_GPIO_PDDR_ETPU_PDDR_ETPU1 (0x02)
|
| 290 |
|
|
#define MCF_GPIO_PDDR_ETPU_PDDR_ETPU2 (0x04)
|
| 291 |
|
|
|
| 292 |
|
|
/* Bit definitions and macros for MCF_GPIO_PPDSDR_ADDR */
|
| 293 |
|
|
#define MCF_GPIO_PPDSDR_ADDR_PPDSDR_ADDR5 (0x20)
|
| 294 |
|
|
#define MCF_GPIO_PPDSDR_ADDR_PPDSDR_ADDR6 (0x40)
|
| 295 |
|
|
#define MCF_GPIO_PPDSDR_ADDR_PPDSDR_ADDR7 (0x80)
|
| 296 |
|
|
|
| 297 |
|
|
/* Bit definitions and macros for MCF_GPIO_PPDSDR_DATAH */
|
| 298 |
|
|
#define MCF_GPIO_PPDSDR_DATAH_PPDSDR_DATAH0 (0x01)
|
| 299 |
|
|
#define MCF_GPIO_PPDSDR_DATAH_PPDSDR_DATAH1 (0x02)
|
| 300 |
|
|
#define MCF_GPIO_PPDSDR_DATAH_PPDSDR_DATAH2 (0x04)
|
| 301 |
|
|
#define MCF_GPIO_PPDSDR_DATAH_PPDSDR_DATAH3 (0x08)
|
| 302 |
|
|
#define MCF_GPIO_PPDSDR_DATAH_PPDSDR_DATAH4 (0x10)
|
| 303 |
|
|
#define MCF_GPIO_PPDSDR_DATAH_PPDSDR_DATAH5 (0x20)
|
| 304 |
|
|
#define MCF_GPIO_PPDSDR_DATAH_PPDSDR_DATAH6 (0x40)
|
| 305 |
|
|
#define MCF_GPIO_PPDSDR_DATAH_PPDSDR_DATAH7 (0x80)
|
| 306 |
|
|
|
| 307 |
|
|
/* Bit definitions and macros for MCF_GPIO_PPDSDR_DATAL */
|
| 308 |
|
|
#define MCF_GPIO_PPDSDR_DATAL_PPDSDR_DATAL0 (0x01)
|
| 309 |
|
|
#define MCF_GPIO_PPDSDR_DATAL_PPDSDR_DATAL1 (0x02)
|
| 310 |
|
|
#define MCF_GPIO_PPDSDR_DATAL_PPDSDR_DATAL2 (0x04)
|
| 311 |
|
|
#define MCF_GPIO_PPDSDR_DATAL_PPDSDR_DATAL3 (0x08)
|
| 312 |
|
|
#define MCF_GPIO_PPDSDR_DATAL_PPDSDR_DATAL4 (0x10)
|
| 313 |
|
|
#define MCF_GPIO_PPDSDR_DATAL_PPDSDR_DATAL5 (0x20)
|
| 314 |
|
|
#define MCF_GPIO_PPDSDR_DATAL_PPDSDR_DATAL6 (0x40)
|
| 315 |
|
|
#define MCF_GPIO_PPDSDR_DATAL_PPDSDR_DATAL7 (0x80)
|
| 316 |
|
|
|
| 317 |
|
|
/* Bit definitions and macros for MCF_GPIO_PPDSDR_BUSCTL */
|
| 318 |
|
|
#define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL0 (0x01)
|
| 319 |
|
|
#define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL1 (0x02)
|
| 320 |
|
|
#define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL2 (0x04)
|
| 321 |
|
|
#define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL3 (0x08)
|
| 322 |
|
|
#define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL4 (0x10)
|
| 323 |
|
|
#define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL5 (0x20)
|
| 324 |
|
|
#define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL6 (0x40)
|
| 325 |
|
|
#define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL7 (0x80)
|
| 326 |
|
|
|
| 327 |
|
|
/* Bit definitions and macros for MCF_GPIO_PPDSDR_BS */
|
| 328 |
|
|
#define MCF_GPIO_PPDSDR_BS_PPDSDR_BS0 (0x01)
|
| 329 |
|
|
#define MCF_GPIO_PPDSDR_BS_PPDSDR_BS1 (0x02)
|
| 330 |
|
|
#define MCF_GPIO_PPDSDR_BS_PPDSDR_BS2 (0x04)
|
| 331 |
|
|
#define MCF_GPIO_PPDSDR_BS_PPDSDR_BS3 (0x08)
|
| 332 |
|
|
|
| 333 |
|
|
/* Bit definitions and macros for MCF_GPIO_PPDSDR_FECI2C */
|
| 334 |
|
|
#define MCF_GPIO_PPDSDR_FECI2C_PPDSDR_FECI2C0 (0x01)
|
| 335 |
|
|
#define MCF_GPIO_PPDSDR_FECI2C_PPDSDR_FECI2C1 (0x02)
|
| 336 |
|
|
#define MCF_GPIO_PPDSDR_FECI2C_PPDSDR_FECI2C2 (0x04)
|
| 337 |
|
|
#define MCF_GPIO_PPDSDR_FECI2C_PPDSDR_FECI2C3 (0x08)
|
| 338 |
|
|
|
| 339 |
|
|
/* Bit definitions and macros for MCF_GPIO_PPDSDR_CS */
|
| 340 |
|
|
#define MCF_GPIO_PPDSDR_CS_PPDSDR_CS1 (0x02)
|
| 341 |
|
|
#define MCF_GPIO_PPDSDR_CS_PPDSDR_CS2 (0x04)
|
| 342 |
|
|
#define MCF_GPIO_PPDSDR_CS_PPDSDR_CS3 (0x08)
|
| 343 |
|
|
#define MCF_GPIO_PPDSDR_CS_PPDSDR_CS4 (0x10)
|
| 344 |
|
|
#define MCF_GPIO_PPDSDR_CS_PPDSDR_CS5 (0x20)
|
| 345 |
|
|
#define MCF_GPIO_PPDSDR_CS_PPDSDR_CS6 (0x40)
|
| 346 |
|
|
#define MCF_GPIO_PPDSDR_CS_PPDSDR_CS7 (0x80)
|
| 347 |
|
|
|
| 348 |
|
|
/* Bit definitions and macros for MCF_GPIO_PPDSDR_SDRAM */
|
| 349 |
|
|
#define MCF_GPIO_PPDSDR_SDRAM_PPDSDR_SDRAM0 (0x01)
|
| 350 |
|
|
#define MCF_GPIO_PPDSDR_SDRAM_PPDSDR_SDRAM1 (0x02)
|
| 351 |
|
|
#define MCF_GPIO_PPDSDR_SDRAM_PPDSDR_SDRAM2 (0x04)
|
| 352 |
|
|
#define MCF_GPIO_PPDSDR_SDRAM_PPDSDR_SDRAM3 (0x08)
|
| 353 |
|
|
#define MCF_GPIO_PPDSDR_SDRAM_PPDSDR_SDRAM4 (0x10)
|
| 354 |
|
|
#define MCF_GPIO_PPDSDR_SDRAM_PPDSDR_SDRAM5 (0x20)
|
| 355 |
|
|
#define MCF_GPIO_PPDSDR_SDRAM_PPDSDR_SDRAM6 (0x40)
|
| 356 |
|
|
#define MCF_GPIO_PPDSDR_SDRAM_PPDSDR_SDRAM7 (0x80)
|
| 357 |
|
|
|
| 358 |
|
|
/* Bit definitions and macros for MCF_GPIO_PPDSDR_UARTH */
|
| 359 |
|
|
#define MCF_GPIO_PPDSDR_UARTH_PPDSDR_UARTH0 (0x01)
|
| 360 |
|
|
#define MCF_GPIO_PPDSDR_UARTH_PPDSDR_UARTH1 (0x02)
|
| 361 |
|
|
|
| 362 |
|
|
/* Bit definitions and macros for MCF_GPIO_PPDSDR_UARTL */
|
| 363 |
|
|
#define MCF_GPIO_PPDSDR_UARTL_PPDSDR_UARTL0 (0x01)
|
| 364 |
|
|
#define MCF_GPIO_PPDSDR_UARTL_PPDSDR_UARTL1 (0x02)
|
| 365 |
|
|
#define MCF_GPIO_PPDSDR_UARTL_PPDSDR_UARTL2 (0x04)
|
| 366 |
|
|
#define MCF_GPIO_PPDSDR_UARTL_PPDSDR_UARTL3 (0x08)
|
| 367 |
|
|
#define MCF_GPIO_PPDSDR_UARTL_PPDSDR_UARTL4 (0x10)
|
| 368 |
|
|
#define MCF_GPIO_PPDSDR_UARTL_PPDSDR_UARTL5 (0x20)
|
| 369 |
|
|
#define MCF_GPIO_PPDSDR_UARTL_PPDSDR_UARTL6 (0x40)
|
| 370 |
|
|
#define MCF_GPIO_PPDSDR_UARTL_PPDSDR_UARTL7 (0x80)
|
| 371 |
|
|
|
| 372 |
|
|
/* Bit definitions and macros for MCF_GPIO_PPDSDR_QSPI */
|
| 373 |
|
|
#define MCF_GPIO_PPDSDR_QSPI_PPDSDR_QSPI0 (0x01)
|
| 374 |
|
|
#define MCF_GPIO_PPDSDR_QSPI_PPDSDR_QSPI1 (0x02)
|
| 375 |
|
|
#define MCF_GPIO_PPDSDR_QSPI_PPDSDR_QSPI2 (0x04)
|
| 376 |
|
|
#define MCF_GPIO_PPDSDR_QSPI_PPDSDR_QSPI3 (0x08)
|
| 377 |
|
|
#define MCF_GPIO_PPDSDR_QSPI_PPDSDR_QSPI4 (0x10)
|
| 378 |
|
|
|
| 379 |
|
|
/* Bit definitions and macros for MCF_GPIO_PPDSDR_TIMER */
|
| 380 |
|
|
#define MCF_GPIO_PPDSDR_TIMER_PPDSDR_TIMER0 (0x01)
|
| 381 |
|
|
#define MCF_GPIO_PPDSDR_TIMER_PPDSDR_TIMER1 (0x02)
|
| 382 |
|
|
#define MCF_GPIO_PPDSDR_TIMER_PPDSDR_TIMER2 (0x04)
|
| 383 |
|
|
#define MCF_GPIO_PPDSDR_TIMER_PPDSDR_TIMER3 (0x08)
|
| 384 |
|
|
#define MCF_GPIO_PPDSDR_TIMER_PPDSDR_TIMER4 (0x10)
|
| 385 |
|
|
#define MCF_GPIO_PPDSDR_TIMER_PPDSDR_TIMER5 (0x20)
|
| 386 |
|
|
#define MCF_GPIO_PPDSDR_TIMER_PPDSDR_TIMER6 (0x40)
|
| 387 |
|
|
#define MCF_GPIO_PPDSDR_TIMER_PPDSDR_TIMER7 (0x80)
|
| 388 |
|
|
|
| 389 |
|
|
/* Bit definitions and macros for MCF_GPIO_PPDSDR_ETPU */
|
| 390 |
|
|
#define MCF_GPIO_PPDSDR_ETPU_PPDSDR_ETPU0 (0x01)
|
| 391 |
|
|
#define MCF_GPIO_PPDSDR_ETPU_PPDSDR_ETPU1 (0x02)
|
| 392 |
|
|
#define MCF_GPIO_PPDSDR_ETPU_PPDSDR_ETPU2 (0x04)
|
| 393 |
|
|
|
| 394 |
|
|
/* Bit definitions and macros for MCF_GPIO_PCLRR_ADDR */
|
| 395 |
|
|
#define MCF_GPIO_PCLRR_ADDR_PCLRR_ADDR5 (0x20)
|
| 396 |
|
|
#define MCF_GPIO_PCLRR_ADDR_PCLRR_ADDR6 (0x40)
|
| 397 |
|
|
#define MCF_GPIO_PCLRR_ADDR_PCLRR_ADDR7 (0x80)
|
| 398 |
|
|
|
| 399 |
|
|
/* Bit definitions and macros for MCF_GPIO_PCLRR_DATAH */
|
| 400 |
|
|
#define MCF_GPIO_PCLRR_DATAH_PCLRR_DATAH0 (0x01)
|
| 401 |
|
|
#define MCF_GPIO_PCLRR_DATAH_PCLRR_DATAH1 (0x02)
|
| 402 |
|
|
#define MCF_GPIO_PCLRR_DATAH_PCLRR_DATAH2 (0x04)
|
| 403 |
|
|
#define MCF_GPIO_PCLRR_DATAH_PCLRR_DATAH3 (0x08)
|
| 404 |
|
|
#define MCF_GPIO_PCLRR_DATAH_PCLRR_DATAH4 (0x10)
|
| 405 |
|
|
#define MCF_GPIO_PCLRR_DATAH_PCLRR_DATAH5 (0x20)
|
| 406 |
|
|
#define MCF_GPIO_PCLRR_DATAH_PCLRR_DATAH6 (0x40)
|
| 407 |
|
|
#define MCF_GPIO_PCLRR_DATAH_PCLRR_DATAH7 (0x80)
|
| 408 |
|
|
|
| 409 |
|
|
/* Bit definitions and macros for MCF_GPIO_PCLRR_DATAL */
|
| 410 |
|
|
#define MCF_GPIO_PCLRR_DATAL_PCLRR_DATAL0 (0x01)
|
| 411 |
|
|
#define MCF_GPIO_PCLRR_DATAL_PCLRR_DATAL1 (0x02)
|
| 412 |
|
|
#define MCF_GPIO_PCLRR_DATAL_PCLRR_DATAL2 (0x04)
|
| 413 |
|
|
#define MCF_GPIO_PCLRR_DATAL_PCLRR_DATAL3 (0x08)
|
| 414 |
|
|
#define MCF_GPIO_PCLRR_DATAL_PCLRR_DATAL4 (0x10)
|
| 415 |
|
|
#define MCF_GPIO_PCLRR_DATAL_PCLRR_DATAL5 (0x20)
|
| 416 |
|
|
#define MCF_GPIO_PCLRR_DATAL_PCLRR_DATAL6 (0x40)
|
| 417 |
|
|
#define MCF_GPIO_PCLRR_DATAL_PCLRR_DATAL7 (0x80)
|
| 418 |
|
|
|
| 419 |
|
|
/* Bit definitions and macros for MCF_GPIO_PCLRR_BUSCTL */
|
| 420 |
|
|
#define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL0 (0x01)
|
| 421 |
|
|
#define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL1 (0x02)
|
| 422 |
|
|
#define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL2 (0x04)
|
| 423 |
|
|
#define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL3 (0x08)
|
| 424 |
|
|
#define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL4 (0x10)
|
| 425 |
|
|
#define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL5 (0x20)
|
| 426 |
|
|
#define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL6 (0x40)
|
| 427 |
|
|
#define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL7 (0x80)
|
| 428 |
|
|
|
| 429 |
|
|
/* Bit definitions and macros for MCF_GPIO_PCLRR_BS */
|
| 430 |
|
|
#define MCF_GPIO_PCLRR_BS_PCLRR_BS0 (0x01)
|
| 431 |
|
|
#define MCF_GPIO_PCLRR_BS_PCLRR_BS1 (0x02)
|
| 432 |
|
|
#define MCF_GPIO_PCLRR_BS_PCLRR_BS2 (0x04)
|
| 433 |
|
|
#define MCF_GPIO_PCLRR_BS_PCLRR_BS3 (0x08)
|
| 434 |
|
|
|
| 435 |
|
|
/* Bit definitions and macros for MCF_GPIO_PCLRR_CS */
|
| 436 |
|
|
#define MCF_GPIO_PCLRR_CS_PCLRR_CS1 (0x02)
|
| 437 |
|
|
#define MCF_GPIO_PCLRR_CS_PCLRR_CS2 (0x04)
|
| 438 |
|
|
#define MCF_GPIO_PCLRR_CS_PCLRR_CS3 (0x08)
|
| 439 |
|
|
#define MCF_GPIO_PCLRR_CS_PCLRR_CS4 (0x10)
|
| 440 |
|
|
#define MCF_GPIO_PCLRR_CS_PCLRR_CS5 (0x20)
|
| 441 |
|
|
#define MCF_GPIO_PCLRR_CS_PCLRR_CS6 (0x40)
|
| 442 |
|
|
#define MCF_GPIO_PCLRR_CS_PCLRR_CS7 (0x80)
|
| 443 |
|
|
|
| 444 |
|
|
/* Bit definitions and macros for MCF_GPIO_PCLRR_SDRAM */
|
| 445 |
|
|
#define MCF_GPIO_PCLRR_SDRAM_PCLRR_SDRAM0 (0x01)
|
| 446 |
|
|
#define MCF_GPIO_PCLRR_SDRAM_PCLRR_SDRAM1 (0x02)
|
| 447 |
|
|
#define MCF_GPIO_PCLRR_SDRAM_PCLRR_SDRAM2 (0x04)
|
| 448 |
|
|
#define MCF_GPIO_PCLRR_SDRAM_PCLRR_SDRAM3 (0x08)
|
| 449 |
|
|
#define MCF_GPIO_PCLRR_SDRAM_PCLRR_SDRAM4 (0x10)
|
| 450 |
|
|
#define MCF_GPIO_PCLRR_SDRAM_PCLRR_SDRAM5 (0x20)
|
| 451 |
|
|
|
| 452 |
|
|
/* Bit definitions and macros for MCF_GPIO_PCLRR_FECI2C */
|
| 453 |
|
|
#define MCF_GPIO_PCLRR_FECI2C_PCLRR_FECI2C0 (0x01)
|
| 454 |
|
|
#define MCF_GPIO_PCLRR_FECI2C_PCLRR_FECI2C1 (0x02)
|
| 455 |
|
|
#define MCF_GPIO_PCLRR_FECI2C_PCLRR_FECI2C2 (0x04)
|
| 456 |
|
|
#define MCF_GPIO_PCLRR_FECI2C_PCLRR_FECI2C3 (0x08)
|
| 457 |
|
|
|
| 458 |
|
|
/* Bit definitions and macros for MCF_GPIO_PCLRR_UARTH */
|
| 459 |
|
|
#define MCF_GPIO_PCLRR_UARTH_PCLRR_UARTH0 (0x01)
|
| 460 |
|
|
#define MCF_GPIO_PCLRR_UARTH_PCLRR_UARTH1 (0x02)
|
| 461 |
|
|
|
| 462 |
|
|
/* Bit definitions and macros for MCF_GPIO_PCLRR_UARTL */
|
| 463 |
|
|
#define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL0 (0x01)
|
| 464 |
|
|
#define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL1 (0x02)
|
| 465 |
|
|
#define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL2 (0x04)
|
| 466 |
|
|
#define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL3 (0x08)
|
| 467 |
|
|
#define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL4 (0x10)
|
| 468 |
|
|
#define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL5 (0x20)
|
| 469 |
|
|
#define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL6 (0x40)
|
| 470 |
|
|
#define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL7 (0x80)
|
| 471 |
|
|
|
| 472 |
|
|
/* Bit definitions and macros for MCF_GPIO_PCLRR_QSPI */
|
| 473 |
|
|
#define MCF_GPIO_PCLRR_QSPI_PCLRR_QSPI0 (0x01)
|
| 474 |
|
|
#define MCF_GPIO_PCLRR_QSPI_PCLRR_QSPI1 (0x02)
|
| 475 |
|
|
#define MCF_GPIO_PCLRR_QSPI_PCLRR_QSPI2 (0x04)
|
| 476 |
|
|
#define MCF_GPIO_PCLRR_QSPI_PCLRR_QSPI3 (0x08)
|
| 477 |
|
|
#define MCF_GPIO_PCLRR_QSPI_PCLRR_QSPI4 (0x10)
|
| 478 |
|
|
|
| 479 |
|
|
/* Bit definitions and macros for MCF_GPIO_PCLRR_TIMER */
|
| 480 |
|
|
#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER0 (0x01)
|
| 481 |
|
|
#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER1 (0x02)
|
| 482 |
|
|
#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER2 (0x04)
|
| 483 |
|
|
#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER3 (0x08)
|
| 484 |
|
|
#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER4 (0x10)
|
| 485 |
|
|
#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER5 (0x20)
|
| 486 |
|
|
#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER6 (0x40)
|
| 487 |
|
|
#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER7 (0x80)
|
| 488 |
|
|
|
| 489 |
|
|
/* Bit definitions and macros for MCF_GPIO_PCLRR_ETPU */
|
| 490 |
|
|
#define MCF_GPIO_PCLRR_ETPU_PCLRR_ETPU0 (0x01)
|
| 491 |
|
|
#define MCF_GPIO_PCLRR_ETPU_PCLRR_ETPU1 (0x02)
|
| 492 |
|
|
#define MCF_GPIO_PCLRR_ETPU_PCLRR_ETPU2 (0x04)
|
| 493 |
|
|
|
| 494 |
|
|
/* Bit definitions and macros for MCF_GPIO_PAR_AD */
|
| 495 |
|
|
#define MCF_GPIO_PAR_AD_PAR_DATAL (0x01)
|
| 496 |
|
|
#define MCF_GPIO_PAR_AD_PAR_ADDR21 (0x20)
|
| 497 |
|
|
#define MCF_GPIO_PAR_AD_PAR_ADDR22 (0x40)
|
| 498 |
|
|
#define MCF_GPIO_PAR_AD_PAR_ADDR23 (0x80)
|
| 499 |
|
|
|
| 500 |
|
|
/* Bit definitions and macros for MCF_GPIO_PAR_BUSCTL */
|
| 501 |
|
|
#define MCF_GPIO_PAR_BUSCTL_PAR_TIP(x) (((x)&0x0003)<<0)
|
| 502 |
|
|
#define MCF_GPIO_PAR_BUSCTL_PAR_TS(x) (((x)&0x0003)<<2)
|
| 503 |
|
|
#define MCF_GPIO_PAR_BUSCTL_PAR_TSIZ0 (0x0010)
|
| 504 |
|
|
#define MCF_GPIO_PAR_BUSCTL_PAR_TSIZ1 (0x0040)
|
| 505 |
|
|
#define MCF_GPIO_PAR_BUSCTL_PAR_RWB (0x0100)
|
| 506 |
|
|
#define MCF_GPIO_PAR_BUSCTL_PAR_TEA(x) (((x)&0x0003)<<10)
|
| 507 |
|
|
#define MCF_GPIO_PAR_BUSCTL_PAR_TA (0x1000)
|
| 508 |
|
|
#define MCF_GPIO_PAR_BUSCTL_PAR_OE (0x4000)
|
| 509 |
|
|
#define MCF_GPIO_PAR_BUSCTL_PAR_TEA_GPIO (0x0000)
|
| 510 |
|
|
#define MCF_GPIO_PAR_BUSCTL_PAR_TEA_DMA (0x0800)
|
| 511 |
|
|
#define MCF_GPIO_PAR_BUSCTL_PAR_TEA_TEA (0x0C00)
|
| 512 |
|
|
#define MCF_GPIO_PAR_BUSCTL_PAR_TS_GPIO (0x0000)
|
| 513 |
|
|
#define MCF_GPIO_PAR_BUSCTL_PAR_TS_DMA (0x0080)
|
| 514 |
|
|
#define MCF_GPIO_PAR_BUSCTL_PAR_TS_TS (0x00C0)
|
| 515 |
|
|
#define MCF_GPIO_PAR_BUSCTL_PAR_TIP_GPIO (0x0000)
|
| 516 |
|
|
#define MCF_GPIO_PAR_BUSCTL_PAR_TIP_DMA (0x0002)
|
| 517 |
|
|
#define MCF_GPIO_PAR_BUSCTL_PAR_TIP_TEA (0x0003)
|
| 518 |
|
|
|
| 519 |
|
|
/* Bit definitions and macros for MCF_GPIO_PAR_BS */
|
| 520 |
|
|
#define MCF_GPIO_PAR_BS_PAR_BS0 (0x01)
|
| 521 |
|
|
#define MCF_GPIO_PAR_BS_PAR_BS1 (0x02)
|
| 522 |
|
|
#define MCF_GPIO_PAR_BS_PAR_BS2 (0x04)
|
| 523 |
|
|
#define MCF_GPIO_PAR_BS_PAR_BS3 (0x08)
|
| 524 |
|
|
|
| 525 |
|
|
/* Bit definitions and macros for MCF_GPIO_PAR_CS */
|
| 526 |
|
|
#define MCF_GPIO_PAR_CS_PAR_CS1 (0x02)
|
| 527 |
|
|
#define MCF_GPIO_PAR_CS_PAR_CS2 (0x04)
|
| 528 |
|
|
#define MCF_GPIO_PAR_CS_PAR_CS3 (0x08)
|
| 529 |
|
|
#define MCF_GPIO_PAR_CS_PAR_CS4 (0x10)
|
| 530 |
|
|
#define MCF_GPIO_PAR_CS_PAR_CS5 (0x20)
|
| 531 |
|
|
#define MCF_GPIO_PAR_CS_PAR_CS6 (0x40)
|
| 532 |
|
|
#define MCF_GPIO_PAR_CS_PAR_CS7 (0x80)
|
| 533 |
|
|
|
| 534 |
|
|
/* Bit definitions and macros for MCF_GPIO_PAR_SDRAM */
|
| 535 |
|
|
#define MCF_GPIO_PAR_SDRAM_PAR_SDCS0 (0x01)
|
| 536 |
|
|
#define MCF_GPIO_PAR_SDRAM_PAR_SDCS1 (0x02)
|
| 537 |
|
|
#define MCF_GPIO_PAR_SDRAM_PAR_SCKE (0x04)
|
| 538 |
|
|
#define MCF_GPIO_PAR_SDRAM_PAR_SRAS (0x08)
|
| 539 |
|
|
#define MCF_GPIO_PAR_SDRAM_PAR_SCAS (0x10)
|
| 540 |
|
|
#define MCF_GPIO_PAR_SDRAM_PAR_SDWE (0x20)
|
| 541 |
|
|
#define MCF_GPIO_PAR_SDRAM_PAR_CSSDCS(x) (((x)&0x03)<<6)
|
| 542 |
|
|
|
| 543 |
|
|
/* Bit definitions and macros for MCF_GPIO_PAR_FECI2C */
|
| 544 |
|
|
#define MCF_GPIO_PAR_FECI2C_PAR_SDA(x) (((x)&0x03)<<0)
|
| 545 |
|
|
#define MCF_GPIO_PAR_FECI2C_PAR_SCL(x) (((x)&0x03)<<2)
|
| 546 |
|
|
#define MCF_GPIO_PAR_FECI2C_PAR_EMDIO(x) (((x)&0x03)<<4)
|
| 547 |
|
|
#define MCF_GPIO_PAR_FECI2C_PAR_EMDC(x) (((x)&0x03)<<6)
|
| 548 |
|
|
#define MCF_GPIO_PAR_FECI2C_PAR_EMDC_GPIO (0x00)
|
| 549 |
|
|
#define MCF_GPIO_PAR_FECI2C_PAR_EMDC_UART2 (0x40)
|
| 550 |
|
|
#define MCF_GPIO_PAR_FECI2C_PAR_EMDC_I2C (0x80)
|
| 551 |
|
|
#define MCF_GPIO_PAR_FECI2C_PAR_EMDC_FEC (0xC0)
|
| 552 |
|
|
#define MCF_GPIO_PAR_FECI2C_PAR_EMDIO_GPIO (0x00)
|
| 553 |
|
|
#define MCF_GPIO_PAR_FECI2C_PAR_EMDIO_UART2 (0x10)
|
| 554 |
|
|
#define MCF_GPIO_PAR_FECI2C_PAR_EMDIO_I2C (0x20)
|
| 555 |
|
|
#define MCF_GPIO_PAR_FECI2C_PAR_EMDIO_FEC (0x30)
|
| 556 |
|
|
#define MCF_GPIO_PAR_FECI2C_PAR_SCL_GPIO (0x00)
|
| 557 |
|
|
#define MCF_GPIO_PAR_FECI2C_PAR_SCL_FLEX (0x08)
|
| 558 |
|
|
#define MCF_GPIO_PAR_FECI2C_PAR_SCL_I2C (0x0C)
|
| 559 |
|
|
#define MCF_GPIO_PAR_FECI2C_PAR_SDA_GPIO (0x00)
|
| 560 |
|
|
#define MCF_GPIO_PAR_FECI2C_PAR_SDA_FLEX (0x02)
|
| 561 |
|
|
#define MCF_GPIO_PAR_FECI2C_PAR_SDA_I2C (0x03)
|
| 562 |
|
|
|
| 563 |
|
|
/* Bit definitions and macros for MCF_GPIO_PAR_UART */
|
| 564 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U0RTS (0x0001)
|
| 565 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U0CTS (0x0002)
|
| 566 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U0TXD (0x0004)
|
| 567 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U0RXD (0x0008)
|
| 568 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U1RTS(x) (((x)&0x0003)<<4)
|
| 569 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U1CTS(x) (((x)&0x0003)<<6)
|
| 570 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U1TXD(x) (((x)&0x0003)<<8)
|
| 571 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U1RXD(x) (((x)&0x0003)<<10)
|
| 572 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U2TXD (0x1000)
|
| 573 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U2RXD (0x2000)
|
| 574 |
|
|
#define MCF_GPIO_PAR_UART_PAR_CAN1EN (0x4000)
|
| 575 |
|
|
#define MCF_GPIO_PAR_UART_PAR_DREQ2 (0x8000)
|
| 576 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U1RXD_GPIO (0x0000)
|
| 577 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U1RXD_FLEX (0x0800)
|
| 578 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U1RXD_UART1 (0x0C00)
|
| 579 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U1TXD_GPIO (0x0000)
|
| 580 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U1TXD_FLEX (0x0200)
|
| 581 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U1TXD_UART1 (0x0300)
|
| 582 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U1CTS_GPIO (0x0000)
|
| 583 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U1CTS_UART2 (0x0080)
|
| 584 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U1CTS_UART1 (0x00C0)
|
| 585 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U1RTS_GPIO (0x0000)
|
| 586 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U1RTS_UART2 (0x0020)
|
| 587 |
|
|
#define MCF_GPIO_PAR_UART_PAR_U1RTS_UART1 (0x0030)
|
| 588 |
|
|
|
| 589 |
|
|
/* Bit definitions and macros for MCF_GPIO_PAR_QSPI */
|
| 590 |
|
|
#define MCF_GPIO_PAR_QSPI_PAR_SCK(x) (((x)&0x03)<<0)
|
| 591 |
|
|
#define MCF_GPIO_PAR_QSPI_PAR_DOUT (0x04)
|
| 592 |
|
|
#define MCF_GPIO_PAR_QSPI_PAR_DIN(x) (((x)&0x03)<<3)
|
| 593 |
|
|
#define MCF_GPIO_PAR_QSPI_PAR_PCS0 (0x20)
|
| 594 |
|
|
#define MCF_GPIO_PAR_QSPI_PAR_PCS1(x) (((x)&0x03)<<6)
|
| 595 |
|
|
#define MCF_GPIO_PAR_QSPI_PAR_PCS1_GPIO (0x00)
|
| 596 |
|
|
#define MCF_GPIO_PAR_QSPI_PAR_PCS1_SDRAMC (0x80)
|
| 597 |
|
|
#define MCF_GPIO_PAR_QSPI_PAR_PCS1_QSPI (0xC0)
|
| 598 |
|
|
#define MCF_GPIO_PAR_QSPI_PAR_DIN_GPIO (0x00)
|
| 599 |
|
|
#define MCF_GPIO_PAR_QSPI_PAR_DIN_I2C (0x10)
|
| 600 |
|
|
#define MCF_GPIO_PAR_QSPI_PAR_DIN_QSPI (0x1C)
|
| 601 |
|
|
#define MCF_GPIO_PAR_QSPI_PAR_SCK_GPIO (0x00)
|
| 602 |
|
|
#define MCF_GPIO_PAR_QSPI_PAR_SCK_I2C (0x02)
|
| 603 |
|
|
#define MCF_GPIO_PAR_QSPI_PAR_SCK_QSPI (0x03)
|
| 604 |
|
|
|
| 605 |
|
|
/* Bit definitions and macros for MCF_GPIO_PAR_TIMER */
|
| 606 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T0OUT(x) (((x)&0x0003)<<0)
|
| 607 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T1OUT(x) (((x)&0x0003)<<2)
|
| 608 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T2OUT(x) (((x)&0x0003)<<4)
|
| 609 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T3OUT(x) (((x)&0x0003)<<6)
|
| 610 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T0IN(x) (((x)&0x0003)<<8)
|
| 611 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T1IN(x) (((x)&0x0003)<<10)
|
| 612 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T2IN(x) (((x)&0x0003)<<12)
|
| 613 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T3IN(x) (((x)&0x0003)<<14)
|
| 614 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T3IN_GPIO (0x0000)
|
| 615 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T3IN_QSPI (0x4000)
|
| 616 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T3IN_UART2 (0x8000)
|
| 617 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T3IN_T3IN (0xC000)
|
| 618 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T2IN_GPIO (0x0000)
|
| 619 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T2IN_T2OUT (0x1000)
|
| 620 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T2IN_DMA (0x2000)
|
| 621 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T2IN_T2IN (0x3000)
|
| 622 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T1IN_GPIO (0x0000)
|
| 623 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T1IN_T1OUT (0x0400)
|
| 624 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T1IN_DMA (0x0800)
|
| 625 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T1IN_T1IN (0x0C00)
|
| 626 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T0IN_GPIO (0x0000)
|
| 627 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T0IN_DMA (0x0200)
|
| 628 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T0IN_T0IN (0x0300)
|
| 629 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T3OUT_GPIO (0x0000)
|
| 630 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T3OUT_QSPI (0x0040)
|
| 631 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T3OUT_UART2 (0x0080)
|
| 632 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T3OUT_T3OUT (0x00C0)
|
| 633 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T2OUT_GPIO (0x0000)
|
| 634 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T2OUT_DMA (0x0020)
|
| 635 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T2OUT_T2OUT (0x0030)
|
| 636 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T1OUT_GPIO (0x0000)
|
| 637 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T1OUT_DMA (0x0008)
|
| 638 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T1OUT_T1OUT (0x000C)
|
| 639 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T0OUT_GPIO (0x0000)
|
| 640 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T0OUT_DMA (0x0002)
|
| 641 |
|
|
#define MCF_GPIO_PAR_TIMER_PAR_T0OUT_T0OUT (0x0003)
|
| 642 |
|
|
|
| 643 |
|
|
/* Bit definitions and macros for MCF_GPIO_PAR_ETPU */
|
| 644 |
|
|
#define MCF_GPIO_PAR_ETPU_PAR_LTPU_ODIS (0x01)
|
| 645 |
|
|
#define MCF_GPIO_PAR_ETPU_PAR_UTPU_ODIS (0x02)
|
| 646 |
|
|
#define MCF_GPIO_PAR_ETPU_PAR_TCRCLK (0x04)
|
| 647 |
|
|
|
| 648 |
|
|
/* Bit definitions and macros for MCF_GPIO_DSCR_EIM */
|
| 649 |
|
|
#define MCF_GPIO_DSCR_EIM_DSCR_EIM0 (0x01)
|
| 650 |
|
|
#define MCF_GPIO_DSCR_EIM_DSCR_EIM1 (0x10)
|
| 651 |
|
|
|
| 652 |
|
|
/* Bit definitions and macros for MCF_GPIO_DSCR_ETPU */
|
| 653 |
|
|
#define MCF_GPIO_DSCR_ETPU_DSCR_ETPU_7_0 (0x01)
|
| 654 |
|
|
#define MCF_GPIO_DSCR_ETPU_DSCR_ETPU_15_8 (0x04)
|
| 655 |
|
|
#define MCF_GPIO_DSCR_ETPU_DSCR_ETPU_23_16 (0x10)
|
| 656 |
|
|
#define MCF_GPIO_DSCR_ETPU_DSCR_ETPU_31_24 (0x40)
|
| 657 |
|
|
|
| 658 |
|
|
/* Bit definitions and macros for MCF_GPIO_DSCR_FECI2C */
|
| 659 |
|
|
#define MCF_GPIO_DSCR_FECI2C_DSCR_I2C (0x01)
|
| 660 |
|
|
#define MCF_GPIO_DSCR_FECI2C_DSCR_FEC (0x10)
|
| 661 |
|
|
|
| 662 |
|
|
/* Bit definitions and macros for MCF_GPIO_DSCR_UART */
|
| 663 |
|
|
#define MCF_GPIO_DSCR_UART_DSCR_UART0 (0x01)
|
| 664 |
|
|
#define MCF_GPIO_DSCR_UART_DSCR_UART1 (0x04)
|
| 665 |
|
|
#define MCF_GPIO_DSCR_UART_DSCR_UART2 (0x10)
|
| 666 |
|
|
#define MCF_GPIO_DSCR_UART_DSCR_IRQ (0x40)
|
| 667 |
|
|
|
| 668 |
|
|
/* Bit definitions and macros for MCF_GPIO_DSCR_QSPI */
|
| 669 |
|
|
#define MCF_GPIO_DSCR_QSPI_DSCR_QSPI (0x01)
|
| 670 |
|
|
|
| 671 |
|
|
/* Bit definitions and macros for MCF_GPIO_DSCR_TIMER */
|
| 672 |
|
|
#define MCF_GPIO_DSCR_TIMER_DSCR_TIMER (0x01)
|
| 673 |
|
|
|
| 674 |
|
|
/********************************************************************/
|
| 675 |
|
|
|
| 676 |
|
|
#endif /* __MCF523X_GPIO_H__ */
|
