OpenCores
URL https://opencores.org/ocsvn/z80soc/z80soc/trunk

Subversion Repositories z80soc

[/] [z80soc/] [trunk/] [V0.7.3/] [DE1/] [db/] [z80soc.lpc.txt] - Blame information for rev 46

Details | Compare with Previous | View Log

Line No. Rev Author Line
1 46 rrred
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
2
; Legal Partition Candidates                                                                                                                                                                                                                                              ;
3
+--------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
4
; Hierarchy                                                          ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
5
+--------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
6
; ps2_kbd_inst|kbd_inst                                              ; 5     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
7
; ps2_kbd_inst                                                       ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
8
; DISPHEX3                                                           ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
9
; DISPHEX2                                                           ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
10
; DISPHEX1                                                           ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
11
; DISPHEX0                                                           ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
12
; clkdiv_inst                                                        ; 1     ; 6              ; 0            ; 6              ; 10     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
13
; rom_inst|altsyncram_component|auto_generated|mux2                  ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
14
; rom_inst|altsyncram_component|auto_generated|deep_decode           ; 3     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
15
; rom_inst|altsyncram_component|auto_generated                       ; 15    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
16
; rom_inst                                                           ; 15    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
17
; cram|altsyncram_component|auto_generated|altsyncram1               ; 43    ; 9              ; 0            ; 9              ; 8      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
18
; cram|altsyncram_component|auto_generated                           ; 33    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
19
; cram                                                               ; 33    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
20
; vram_inst|altsyncram_component|auto_generated|altsyncram1|mux6     ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
21
; vram_inst|altsyncram_component|auto_generated|altsyncram1|mux5     ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
22
; vram_inst|altsyncram_component|auto_generated|altsyncram1|decode_b ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
23
; vram_inst|altsyncram_component|auto_generated|altsyncram1|decode_a ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
24
; vram_inst|altsyncram_component|auto_generated|altsyncram1|decode4  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
25
; vram_inst|altsyncram_component|auto_generated|altsyncram1|decode3  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
26
; vram_inst|altsyncram_component|auto_generated|altsyncram1          ; 47    ; 9              ; 1            ; 9              ; 8      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
27
; vram_inst|altsyncram_component|auto_generated                      ; 37    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
28
; vram_inst                                                          ; 37    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
29
; video_inst|vga_sync_inst                                           ; 13    ; 9              ; 0            ; 9              ; 36     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
30
; video_inst                                                         ; 17    ; 3              ; 0            ; 3              ; 42     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
31
; z80_inst|u0|Regs                                                   ; 29    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
32
; z80_inst|u0|alu                                                    ; 38    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
33
; z80_inst|u0|mcode                                                  ; 23    ; 0              ; 4            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
34
; z80_inst|u0                                                        ; 23    ; 2              ; 0            ; 2              ; 40     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
35
; z80_inst                                                           ; 15    ; 9              ; 0            ; 9              ; 32     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
36
+--------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.