OpenCores
URL https://opencores.org/ocsvn/versatile_library/versatile_library/trunk

Subversion Repositories versatile_library

Compare Revisions

  • This comparison shows the changes necessary to convert path 
    /versatile_library/trunk/rtl
    from Rev 123 to Rev 122
    ↔ Reverse comparison
  •

Rev 123 → Rev 122

/verilog/versatile_library.v
6520,7 → 6520,7
(wb_dat_width==avalon_dat_width/4) ? wb_adr_width-2 :
(wb_dat_width==avalon_dat_width/8) ? wb_adr_width-3 :
(wb_dat_width==avalon_dat_width/16) ? wb_adr_width-4 :
(wb_dat_width==avalon_dat_width/32) ? wb_adr_width-5 : 0;
(wb_dat_width==avalon_dat_width/32) ? wb_adr_width-5;
parameter avalon_burst_size = 4;
// cache
parameter async = 1;
/verilog/versatile_library_actel.v
3154,7 → 3154,7
(wb_dat_width==avalon_dat_width/4) ? wb_adr_width-2 :
(wb_dat_width==avalon_dat_width/8) ? wb_adr_width-3 :
(wb_dat_width==avalon_dat_width/16) ? wb_adr_width-4 :
(wb_dat_width==avalon_dat_width/32) ? wb_adr_width-5 : 0;
(wb_dat_width==avalon_dat_width/32) ? wb_adr_width-5;
parameter avalon_burst_size = 4;
// cache
parameter async = 1;
/verilog/wb.v
1615,7 → 1615,7
(wb_dat_width==avalon_dat_width/4) ? wb_adr_width-2 :
(wb_dat_width==avalon_dat_width/8) ? wb_adr_width-3 :
(wb_dat_width==avalon_dat_width/16) ? wb_adr_width-4 :
(wb_dat_width==avalon_dat_width/32) ? wb_adr_width-5 : 0;
(wb_dat_width==avalon_dat_width/32) ? wb_adr_width-5;
parameter avalon_burst_size = 4;
// cache
parameter async = 1;
/verilog/versatile_library_altera.v
3259,7 → 3259,7
(wb_dat_width==avalon_dat_width/4) ? wb_adr_width-2 :
(wb_dat_width==avalon_dat_width/8) ? wb_adr_width-3 :
(wb_dat_width==avalon_dat_width/16) ? wb_adr_width-4 :
(wb_dat_width==avalon_dat_width/32) ? wb_adr_width-5 : 0;
(wb_dat_width==avalon_dat_width/32) ? wb_adr_width-5;
parameter avalon_burst_size = 4;
// cache
parameter async = 1;

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.