OpenCores
URL https://opencores.org/ocsvn/versatile_library/versatile_library/trunk

Subversion Repositories versatile_library

Compare Revisions

  • This comparison shows the changes necessary to convert path 
    /versatile_library
    from Rev 121 to Rev 122
    ↔ Reverse comparison
  •

Rev 121 → Rev 122

/trunk/rtl/verilog/versatile_library.v
6509,7 → 6509,18
// avalon
parameter avalon_dat_width = 32;
//localparam avalon_adr_width = wb_dat_width * wb_adr_width / avalon_dat_width;
localparam avalon_adr_width = (wb_dat_width==avalon_dat_width) ? wb_adr_width : (wb_dat_width>avalon_dat_width) ? wb_adr_width+wb_dat_width/avalon_dat_width : wb_adr_width-wb_dat_width/avalon_dat_width;
localparam avalon_adr_width =
(wb_dat_width==avalon_dat_width) ? wb_adr_width :
(wb_dat_width==avalon_dat_width*2) ? wb_adr_width+1 :
(wb_dat_width==avalon_dat_width*4) ? wb_adr_width+2 :
(wb_dat_width==avalon_dat_width*8) ? wb_adr_width+3 :
(wb_dat_width==avalon_dat_width*16) ? wb_adr_width+4 :
(wb_dat_width==avalon_dat_width*32) ? wb_adr_width+5 :
(wb_dat_width==avalon_dat_width/2) ? wb_adr_width-1 :
(wb_dat_width==avalon_dat_width/4) ? wb_adr_width-2 :
(wb_dat_width==avalon_dat_width/8) ? wb_adr_width-3 :
(wb_dat_width==avalon_dat_width/16) ? wb_adr_width-4 :
(wb_dat_width==avalon_dat_width/32) ? wb_adr_width-5;
parameter avalon_burst_size = 4;
// cache
parameter async = 1;
/trunk/rtl/verilog/versatile_library_actel.v
3143,7 → 3143,18
// avalon
parameter avalon_dat_width = 32;
//localparam avalon_adr_width = wb_dat_width * wb_adr_width / avalon_dat_width;
localparam avalon_adr_width = (wb_dat_width==avalon_dat_width) ? wb_adr_width : (wb_dat_width>avalon_dat_width) ? wb_adr_width+wb_dat_width/avalon_dat_width : wb_adr_width-wb_dat_width/avalon_dat_width;
localparam avalon_adr_width =
(wb_dat_width==avalon_dat_width) ? wb_adr_width :
(wb_dat_width==avalon_dat_width*2) ? wb_adr_width+1 :
(wb_dat_width==avalon_dat_width*4) ? wb_adr_width+2 :
(wb_dat_width==avalon_dat_width*8) ? wb_adr_width+3 :
(wb_dat_width==avalon_dat_width*16) ? wb_adr_width+4 :
(wb_dat_width==avalon_dat_width*32) ? wb_adr_width+5 :
(wb_dat_width==avalon_dat_width/2) ? wb_adr_width-1 :
(wb_dat_width==avalon_dat_width/4) ? wb_adr_width-2 :
(wb_dat_width==avalon_dat_width/8) ? wb_adr_width-3 :
(wb_dat_width==avalon_dat_width/16) ? wb_adr_width-4 :
(wb_dat_width==avalon_dat_width/32) ? wb_adr_width-5;
parameter avalon_burst_size = 4;
// cache
parameter async = 1;
/trunk/rtl/verilog/wb.v
1604,7 → 1604,18
// avalon
parameter avalon_dat_width = 32;
//localparam avalon_adr_width = wb_dat_width * wb_adr_width / avalon_dat_width;
localparam avalon_adr_width = (wb_dat_width==avalon_dat_width) ? wb_adr_width : (wb_dat_width>avalon_dat_width) ? wb_adr_width+wb_dat_width/avalon_dat_width : wb_adr_width-wb_dat_width/avalon_dat_width;
localparam avalon_adr_width =
(wb_dat_width==avalon_dat_width) ? wb_adr_width :
(wb_dat_width==avalon_dat_width*2) ? wb_adr_width+1 :
(wb_dat_width==avalon_dat_width*4) ? wb_adr_width+2 :
(wb_dat_width==avalon_dat_width*8) ? wb_adr_width+3 :
(wb_dat_width==avalon_dat_width*16) ? wb_adr_width+4 :
(wb_dat_width==avalon_dat_width*32) ? wb_adr_width+5 :
(wb_dat_width==avalon_dat_width/2) ? wb_adr_width-1 :
(wb_dat_width==avalon_dat_width/4) ? wb_adr_width-2 :
(wb_dat_width==avalon_dat_width/8) ? wb_adr_width-3 :
(wb_dat_width==avalon_dat_width/16) ? wb_adr_width-4 :
(wb_dat_width==avalon_dat_width/32) ? wb_adr_width-5;
parameter avalon_burst_size = 4;
// cache
parameter async = 1;
/trunk/rtl/verilog/versatile_library_altera.v
3248,7 → 3248,18
// avalon
parameter avalon_dat_width = 32;
//localparam avalon_adr_width = wb_dat_width * wb_adr_width / avalon_dat_width;
localparam avalon_adr_width = (wb_dat_width==avalon_dat_width) ? wb_adr_width : (wb_dat_width>avalon_dat_width) ? wb_adr_width+wb_dat_width/avalon_dat_width : wb_adr_width-wb_dat_width/avalon_dat_width;
localparam avalon_adr_width =
(wb_dat_width==avalon_dat_width) ? wb_adr_width :
(wb_dat_width==avalon_dat_width*2) ? wb_adr_width+1 :
(wb_dat_width==avalon_dat_width*4) ? wb_adr_width+2 :
(wb_dat_width==avalon_dat_width*8) ? wb_adr_width+3 :
(wb_dat_width==avalon_dat_width*16) ? wb_adr_width+4 :
(wb_dat_width==avalon_dat_width*32) ? wb_adr_width+5 :
(wb_dat_width==avalon_dat_width/2) ? wb_adr_width-1 :
(wb_dat_width==avalon_dat_width/4) ? wb_adr_width-2 :
(wb_dat_width==avalon_dat_width/8) ? wb_adr_width-3 :
(wb_dat_width==avalon_dat_width/16) ? wb_adr_width-4 :
(wb_dat_width==avalon_dat_width/32) ? wb_adr_width-5;
parameter avalon_burst_size = 4;
// cache
parameter async = 1;

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.