

# Plataforma de Hardware Reconfigurable para el Diseño de Sistemas Digitales

Alexis Maximiliano Quinteros

Ingeniería Electrónica

Universidad Tecnológica Nacional

Facultad Regional Córdoba

Email: maximiliano.quinteros@gmail.com

Luis Alberto Guanuco

Departamento de Ingeniería Electrónica

Universidad Tecnológica Nacional

Facultad Regional Córdoba

Email: lguanuco@electronica.frc.utn.edu.ar

Sergio Daniel Olmedo

CUDAR

Universidad Tecnológica Nacional

Facultad Regional Córdoba

Email: solmedo@scdt.frc.utn.edu.ar

**Resumen**—Este paper trata sobre una plataforma diseñada para ser utilizada en ámbitos educativos en la enseñanza de Lenguajes de Descripción de Hardware (HDLs). Para tal fin, utiliza una FPGA de Xilinx e incluye periféricos clásicos empleados en los primeros cursos de electrónica. La plataforma puede conectarse a una computadora estándar y está disponible bajo licencia GNU.

## I. INTRODUCCIÓN

## II. ELECCIÓN DEL PLD

## III. INTERFAZ JTAG

### A. Hardware

### B. Software

## IV. CARACTERÍSTICAS

### A. Perifericos

### B. Potencia

## V. SOFTWARE

### A. XC3Prog

### B. OpenOCD

## VI. IMPLEMENTACIÓN

## VII. CÓDIGO ABIERTO

## VIII. CONCLUSIONES

## IX. REFERENCIAS

### A. Subsection Heading Here

Subsection text here.

### 1) Subsubsection Heading Here:

Subsubsection text here.

## XI. CONCLUSION

The conclusion goes here.

## ACKNOWLEDGMENT

The authors would like to thank...

## REFERENCES

- [1] H. Kopka and P. W. Daly, *A Guide to L<sup>A</sup>T<sub>E</sub>X*, 3rd ed. Harlow, England: Addison-Wesley, 1999.

## X. INTRODUCTION

This demo file is intended to serve as a “starter file” for IEEE conference papers produced under L<sup>A</sup>T<sub>E</sub>X using IEEE-tran.cls version 1.7 and later. I wish you the best of success.

mds

January 11, 2007