Plataforma de hardware recofigurable

Armado - Testeo y Documentación de las placas de prototipaje.

Luis A. Guanuco

Agosto 2012

1. Introducción

La documentación que se presenta en éste reporte describe los pasos a seguir para el armado, testéo y depuración de las distintas placas que conformarán la Plataforma de Hardware Reconfigurable – PHR. Se presenta un esquema general de tres etapas, sin embargo, cada una de ellas presenta una complejidad diferente.

Figura 1: Esquema de trabajo a seguir.

2. Armado

2.1. Placas

Actualmente se dispone de cuatro placas PCB, ellas son:

OT-CPLD

OOCD Links (USB/JTAG)

S3Power (INTI)

FPGA (PHR version BETA)

Cada una de éstas placas se encuentra en una versión de Prototipaje, lo que implica que su finalidad es únicamente de testéo y generar documentación que permitan el desarrollo de sus versiones finales, con las correcciones pertinentes.

2.2. Recursos

Se adjunta a la presente documentación la lista de componentes a utilizar.

2.3. Procedimiento

Los esquemáticos se adjuntan al final del documento pero aquí se hace presente a modo de ilustración y que se pueda relacionar con sus correspondientes esquemas PCB.

Se recomienda tener cuidado en el proceso de ensamblado/soldado de los componentes. La mayoría de los mismos son SMD, por lo que puede prestarse a confusiones la polarización de capacitores y diodos, como así también la magnitud de cada uno.

2.3 Procedimiento  2 ARMADO

Para su mejor entendimiento se presentan las figuras de cada placa, haciendo énfasis en diferentes vistas con la finalidad de facilitar el armado de las mismas.

2.3.1. OT-CPLD

La placa OT-CPLD tan solo realiza la adaptación de los pines de un CPLD (XC9572XL) a un formato DIP-40 (40 pines) para que pueda ser utilizado en cualquier protoboard. Junto a las dos hileras de pines, la placa contiene un reguladore de tensión para el dispositivo lógico; y un conector con las señales para programar el CPLD mediante JTAG.

Figura 2: Esquemático

(a) Top

(b) Botton

(c) Botton

Figura 3: PCB

2.3.2. OOCD Links

La placa OOCD Links permite acceder a un interface JTAG mediante un puerto USB (hardware & software). Nacido como un interface para el testéo de hardware mediante software, JTAG se ha convertido en un core clave para la programación de muchos dispisitivos actuales como son FPGAs, CPLDs, μCs, μPs, etc. La placa contiene un dispositivo central (FT2232), quién realiza la conversión de los protocolos en forma bidireccional. Los demás bloque simplemente hacen al funcionamiento del FT2232.

(a) FT2232, IC dispositivo interface USB/JTAG

Figura 4: Esquemático

(b) Periféricos

Figura 4: Esquemático (Continuación)

(a) Top  (b) Botton

(c) Botton

Figura 5: PCB

2.3.3. S3Power

La placa S3Power fue diseñada por un los miembros del INTI, originalmente destinada a la placa S3Proto, y liberada con licencia GPL (General Public Lincence) en la web