OpenCores
URL https://opencores.org/ocsvn/1664/1664/trunk

Subversion Repositories 1664

[/] [1664/] [trunk/] [arci/] [1664/] [fonte/] [pf2/] [0.f2.1664] - Blame information for rev 2

Details | Compare with Previous | View Log

Line No. Rev Author Line
1 2 mrdmkg
;_______________________________________________________________________________
2
;-------------------------------------------------------------------------------
3
 
4
;===============================================================================
5
eticeta_opera f2__nN ;0
6
;===============================================================================
7
str 0 1
8
eor 0 0
9
cmp 0 1
10
z rev opera_rev_reveni
11
bit_masima 1
12
shl 1 0
13
shl 0 0
14
reveni
15
 
16
;===============================================================================
17
eticeta_opera nN__f2 ;0,1
18
;===============================================================================
19
depende_inoria
20
cam 0 1
21
ldb 1 0
22
dep_cam 0 6
23
sar 1 1
24
ldb 1 63
25
dep_set n
26
z dep_vac n
27
z sutr 1 s_0
28
z shl 0 1
29
n shr 0 1
30
6 sutr 0 s_0
31
reveni
32
 
33
;===============================================================================
34
eticeta_opera normali__f2 ;0,1
35
;===============================================================================
36
depende_inoria
37
ldb 0 0
38
sar 0 0
39
str 0 sT0
40
bit_masima 1
41
shl 1 0
42
plu 0 sT0
43
shl 0 0
44
stb 0 0
45
reveni
46
 
47
;===============================================================================
48
eticeta_opera sutr__f2 ;0,1 = (2,3 - 0,1)
49
;===============================================================================
50
cam 0 sREVENI
51
str 0 sT5
52
cam 0 sREVENI
53
str 2 sT6
54
str 3 sT7
55
cam 0 2
56
cam 1 3
57
yl sut__f2
58
ldr 2 sT6
59
ldr 3 sT7
60
cam 0 sT5
61
str 0 sREVENI
62
cam 0 sT5
63
reveni
64
 
65
;===============================================================================
66
eticeta_opera sut__f2 ;0,1 = (0,1 - 2,3)
67
;===============================================================================
68
cam 0 sREVENI
69
str 0 sT3
70
cam 0 sREVENI
71
 
72
str 2 sT4
73
ldb 2 0
74
dep_inv 0
75
stb 2 0
76
yl plu__f2
77
ldr 2 sT4
78
 
79
cam 0 sT3
80
str 0 sREVENI
81
cam 0 sT3
82
reveni
83
 
84
;===============================================================================
85
eticeta_opera plu__f2 ;0,1 = (0,1 + 2,3)
86
;===============================================================================
87
str 2 sT1
88
str 3 sT2
89
depende_influe
90
ldb 2 0
91
dep_cam 0 6
92
sar 2 2
93
ldb 0 0
94
dep_cam 0 5
95
sar 0 0
96
 
97
cmp 0 2
98
c cam 0 2
99
c cam 1 3
100
c dep 5 6 opera_dep_cam
101
 
102
str 0 sT0
103
sutr 0 2
104
shr 3 0
105
ldr 0 sT0
106
 
107
dep_vac c
108
dep_eor 6 5
109
6 sut 1 3
110
c dep 5 7 opera_dep_eor
111
c sutr 1 s_0
112
 
113
dep_vac c
114
6 dep 6 7 opera_dep_eor
115
6 plu 1 3
116
dep_cam c 4
117
4 shr 1 1
118
4 dep 0 7 opera_dep_or
119
4 stb 1 63
120
4 sut 0 s_1
121
 
122
str 0 sT0
123
bit_masima 1
124
z dep 5 5 opera_dep_eor
125
z eor 0 0
126
shl 1 0
127
plu 0 sT0
128
shl 0 0
129
dep_cam 0 5
130
stb 0 0
131
ldr 2 sT1
132
ldr 3 sT2
133
reveni
134
 
135
 
136
;===============================================================================
137
eticeta_opera mul__f2 ;0,1 2,3
138
;===============================================================================
139
depende_inoria
140
str 2 sT0
141
ldb 0 0
142
dep_cam 1 0
143
ldb 2 0
144
dep_eor 0 1
145
sar 0 0
146
sar 2 2
147
plu 0 2
148
str 0 sDESLOCA
149
mul 1 3
150
ldr 0 sDESLOCA
151
shl 0 0
152
stb 0 0
153
ldr 2 sT0
154
reveni
155
 
156
;===============================================================================
157
eticeta_opera div__f2 ;0,1 2,3
158
;===============================================================================
159
depende_inoria
160
str 2 sT0
161
ldb 0 0
162
dep_cam 1 0
163
ldb 2 0
164
dep_eor 0 1
165
sar 0 0
166
sar 2 2
167
sut 0 2
168
str 0 sDESLOCA
169
div 1 3
170
ldr 0 sDESLOCA
171
shl 0 0
172
stb 0 0
173
ldr 2 sT0
174
reveni

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.