OpenCores
URL https://opencores.org/ocsvn/p9813_rgb_led_string_driver/p9813_rgb_led_string_driver/trunk

Subversion Repositories p9813_rgb_led_string_driver

[/] [p9813_rgb_led_string_driver/] [trunk/] [rtl/] [VHDL/] [testbench/] [wave.do] - Blame information for rev 2

Details | Compare with Previous | View Log

Line No. Rev Author Line
1 2 jclaytons
onerror {resume}
2
quietly WaveActivateNextPane {} 0
3
add wave -noupdate -format Logic /testbench/sys_rst
4
add wave -noupdate -format Logic /testbench/sys_rst_n
5
add wave -noupdate -format Logic /testbench/sys_clk
6
add wave -noupdate -format Logic /testbench/dut_clk
7
add wave -noupdate -format Logic /testbench/logic_0
8
add wave -noupdate -format Logic /testbench/logic_1
9
add wave -noupdate -format Logic /testbench/rs232_cmd
10
add wave -noupdate -format Logic /testbench/rs232_resp
11
add wave -noupdate -format Literal /testbench/switch
12
add wave -noupdate -format Literal /testbench/led
13
add wave -noupdate -format Logic /testbench/sys_rst_scope
14
add wave -noupdate -format Logic /testbench/irig_time
15
add wave -noupdate -format Literal /testbench/irig_carrier
16
add wave -noupdate -format Literal /testbench/cap_gnd
17
add wave -noupdate -format Logic /testbench/ref
18
add wave -noupdate -format Logic /testbench/parent_clk
19
add wave -noupdate -format Logic /testbench/parent_dat
20
add wave -noupdate -format Logic /testbench/child_clk
21
add wave -noupdate -format Logic /testbench/child_dat
22
add wave -noupdate -format Logic /testbench/child_clk_gnd
23
add wave -noupdate -format Logic /testbench/child_dat_gnd
24
add wave -noupdate -format Logic /testbench/tlm_dat
25
add wave -noupdate -format Logic /testbench/tlm_clk
26
add wave -noupdate -format Logic /testbench/tlm_dat_gnd
27
add wave -noupdate -format Logic /testbench/tlm_clk_gnd
28
add wave -noupdate -format Logic /testbench/tlm_test_dat
29
add wave -noupdate -format Logic /testbench/tlm_test_clk
30
add wave -noupdate -divider FPGA
31
add wave -noupdate -format Logic /testbench/fpga1/sys_clk
32
add wave -noupdate -format Logic /testbench/fpga1/rs232_cmd
33
add wave -noupdate -format Logic /testbench/fpga1/rs232_resp
34
add wave -noupdate -format Literal /testbench/fpga1/switch
35
add wave -noupdate -format Literal /testbench/fpga1/led
36
add wave -noupdate -format Logic /testbench/fpga1/sys_rst_n_o
37
add wave -noupdate -format Logic /testbench/fpga1/parent_clk_i
38
add wave -noupdate -format Logic /testbench/fpga1/parent_dat_i
39
add wave -noupdate -format Logic /testbench/fpga1/child_clk_o
40
add wave -noupdate -format Logic /testbench/fpga1/child_clk_gnd_o
41
add wave -noupdate -format Logic /testbench/fpga1/child_dat_o
42
add wave -noupdate -format Logic /testbench/fpga1/child_dat_gnd_o
43
add wave -noupdate -format Logic /testbench/fpga1/tlm_dat_o
44
add wave -noupdate -format Logic /testbench/fpga1/tlm_dat_gnd_o
45
add wave -noupdate -format Logic /testbench/fpga1/tlm_clk_o
46
add wave -noupdate -format Logic /testbench/fpga1/tlm_clk_gnd_o
47
add wave -noupdate -format Logic /testbench/fpga1/time_dc_level_o
48
add wave -noupdate -format Literal /testbench/fpga1/cap_gnd_o
49
add wave -noupdate -format Logic /testbench/fpga1/ref_o
50
add wave -noupdate -format Literal /testbench/fpga1/carrier_o
51
add wave -noupdate -format Logic /testbench/fpga1/sys_rst_n
52
add wave -noupdate -format Logic /testbench/fpga1/logic_0
53
add wave -noupdate -format Logic /testbench/fpga1/logic_1
54
add wave -noupdate -format Logic /testbench/fpga1/clk_en_1mhz
55
add wave -noupdate -format Literal /testbench/fpga1/clk_div_count
56
add wave -noupdate -format Logic /testbench/fpga1/rs232_clk
57
add wave -noupdate -format Logic /testbench/fpga1/rs232_baud_lock
58
add wave -noupdate -format Literal /testbench/fpga1/rs232_parity
59
add wave -noupdate -format Logic /testbench/fpga1/bus_ack
60
add wave -noupdate -format Logic /testbench/fpga1/bus_err
61
add wave -noupdate -format Literal /testbench/fpga1/bus_dat_rd
62
add wave -noupdate -format Literal /testbench/fpga1/bus_dat_wr
63
add wave -noupdate -format Logic /testbench/fpga1/bus_rst
64
add wave -noupdate -format Logic /testbench/fpga1/bus_stb
65
add wave -noupdate -format Logic /testbench/fpga1/bus_cyc
66
add wave -noupdate -format Literal /testbench/fpga1/bus_adr
67
add wave -noupdate -format Logic /testbench/fpga1/bus_we
68
add wave -noupdate -format Logic /testbench/fpga1/master_bg
69
add wave -noupdate -format Literal /testbench/fpga1/master_adr
70
add wave -noupdate -format Logic /testbench/fpga1/master_cyc
71
add wave -noupdate -format Logic /testbench/fpga1/master_we
72
add wave -noupdate -format Literal /testbench/fpga1/master_dat_wr
73
add wave -noupdate -format Logic /testbench/fpga1/sel_irig_time
74
add wave -noupdate -format Literal /testbench/fpga1/irig_time_dat_rd
75
add wave -noupdate -format Logic /testbench/fpga1/irig_time_ack
76
add wave -noupdate -format Logic /testbench/fpga1/sel_tlm_gen
77
add wave -noupdate -format Literal /testbench/fpga1/tlm_gen_dat_rd
78
add wave -noupdate -format Logic /testbench/fpga1/tlm_gen_ack
79
add wave -noupdate -format Logic /testbench/fpga1/sel_tlm_trans
80
add wave -noupdate -format Literal /testbench/fpga1/tlm_trans_dat_rd
81
add wave -noupdate -format Logic /testbench/fpga1/tlm_trans_ack
82
add wave -noupdate -format Literal /testbench/fpga1/led_int
83
add wave -noupdate -format Literal /testbench/fpga1/time_rate
84
add wave -noupdate -format Literal /testbench/fpga1/time_codes
85
add wave -noupdate -format Literal /testbench/fpga1/time_carrier
86
add wave -noupdate -format Logic /testbench/fpga1/pps
87
add wave -noupdate -format Literal /testbench/fpga1/pps_count
88
add wave -noupdate -format Logic /testbench/fpga1/tlm_clk1
89
add wave -noupdate -format Logic /testbench/fpga1/tlm_dat1
90
add wave -noupdate -format Logic /testbench/fpga1/tlm_clk2
91
add wave -noupdate -format Logic /testbench/fpga1/tlm_dat2
92
add wave -noupdate -format Literal /testbench/fpga1/tlm_word_number
93
add wave -noupdate -format Literal /testbench/fpga1/tlm_minor_frame
94
add wave -noupdate -format Literal /testbench/fpga1/tlm_word
95
add wave -noupdate -format Logic /testbench/fpga1/tlm_word_load
96
add wave -noupdate -format Literal /testbench/fpga1/tlm_rate_fine_adjust
97
add wave -noupdate -format Logic /testbench/fpga1/trans_sf_lock
98
add wave -noupdate -format Logic /testbench/fpga1/trans_frame_lock
99
add wave -noupdate -format Logic /testbench/fpga1/trans_full_err
100
add wave -noupdate -format Logic /testbench/fpga1/trans_empty_err
101
add wave -noupdate -format Literal /testbench/fpga1/yz_row_count
102
add wave -noupdate -format Literal /testbench/fpga1/yz_col_count
103
add wave -noupdate -format Literal /testbench/fpga1/yz_col_index_count
104
add wave -noupdate -format Logic /testbench/fpga1/yuzhnoye_area
105
add wave -noupdate -format Literal /testbench/fpga1/parent_w
106
add wave -noupdate -format Literal /testbench/fpga1/parent_s
107
add wave -noupdate -format Logic /testbench/fpga1/load_parent_word
108
add wave -noupdate -format Logic /testbench/fpga1/use_word
109
add wave -noupdate -format Logic /testbench/fpga1/parent_clk
110
add wave -noupdate -format Logic /testbench/fpga1/child_clk
111
add wave -noupdate -divider Translator
112
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_depth
113
add wave -noupdate -format Literal /testbench/fpga1/trans1/speed_up
114
add wave -noupdate -format Literal /testbench/fpga1/trans1/slow_down
115
add wave -noupdate -format Literal /testbench/fpga1/trans1/start_up
116
add wave -noupdate -format Literal /testbench/fpga1/trans1/word_width
117
add wave -noupdate -format Literal /testbench/fpga1/trans1/fill_value
118
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_0
119
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_1
120
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_2
121
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_3
122
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_4
123
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_5
124
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_6
125
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_7
126
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_8
127
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_9
128
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_a
129
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_b
130
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_c
131
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_d
132
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_e
133
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_f
134
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_10
135
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_11
136
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_12
137
add wave -noupdate -format Logic /testbench/fpga1/trans1/sys_rst_n
138
add wave -noupdate -format Logic /testbench/fpga1/trans1/sys_clk
139
add wave -noupdate -format Logic /testbench/fpga1/trans1/sys_clken
140
add wave -noupdate -format Literal /testbench/fpga1/trans1/adr_i
141
add wave -noupdate -format Logic /testbench/fpga1/trans1/sel_i
142
add wave -noupdate -format Logic /testbench/fpga1/trans1/we_i
143
add wave -noupdate -format Literal /testbench/fpga1/trans1/dat_i
144
add wave -noupdate -format Literal /testbench/fpga1/trans1/dat_o
145
add wave -noupdate -format Logic /testbench/fpga1/trans1/ack_o
146
add wave -noupdate -format Logic /testbench/fpga1/trans1/parent_dat_i
147
add wave -noupdate -format Logic /testbench/fpga1/trans1/parent_clk_i
148
add wave -noupdate -format Literal /testbench/fpga1/trans1/parent_w_o
149
add wave -noupdate -format Literal /testbench/fpga1/trans1/parent_s_o
150
add wave -noupdate -format Logic /testbench/fpga1/trans1/use_word_i
151
add wave -noupdate -format Logic /testbench/fpga1/trans1/load_o
152
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_dat_o
153
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_clk_o
154
add wave -noupdate -format Logic /testbench/fpga1/trans1/sf_lock_o
155
add wave -noupdate -format Logic /testbench/fpga1/trans1/frame_lock_o
156
add wave -noupdate -format Logic /testbench/fpga1/trans1/full_err_o
157
add wave -noupdate -format Logic /testbench/fpga1/trans1/empty_err_o
158
add wave -noupdate -format Logic /testbench/fpga1/trans1/logic_0
159
add wave -noupdate -format Logic /testbench/fpga1/trans1/logic_1
160
add wave -noupdate -format Literal /testbench/fpga1/trans1/fsm_state
161
add wave -noupdate -format Logic /testbench/fpga1/trans1/p_clk_r1
162
add wave -noupdate -format Logic /testbench/fpga1/trans1/p_clk_r2
163
add wave -noupdate -format Logic /testbench/fpga1/trans1/p_dat_r1
164
add wave -noupdate -format Logic /testbench/fpga1/trans1/p_dat_r2
165
add wave -noupdate -format Logic /testbench/fpga1/trans1/seeker_sel
166
add wave -noupdate -format Literal /testbench/fpga1/trans1/seeker_dat
167
add wave -noupdate -format Literal /testbench/fpga1/trans1/sync_countdown
168
add wave -noupdate -format Literal /testbench/fpga1/trans1/word_countdown
169
add wave -noupdate -format Literal /testbench/fpga1/trans1/sync_sr
170
add wave -noupdate -format Literal /testbench/fpga1/trans1/sync_pattern
171
add wave -noupdate -format Literal /testbench/fpga1/trans1/sync_mask
172
add wave -noupdate -format Logic /testbench/fpga1/trans1/sync_match
173
add wave -noupdate -format Literal /testbench/fpga1/trans1/reg_sync_size
174
add wave -noupdate -format Literal /testbench/fpga1/trans1/reg_matches_to_lock
175
add wave -noupdate -format Literal /testbench/fpga1/trans1/reg_misses_to_drop
176
add wave -noupdate -format Logic /testbench/fpga1/trans1/reg_child_rate_adapt
177
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_rate_offset_s
178
add wave -noupdate -format Literal /testbench/fpga1/trans1/p_sfid_last
179
add wave -noupdate -format Literal /testbench/fpga1/trans1/p_sfid_delta
180
add wave -noupdate -format Literal /testbench/fpga1/trans1/p_sfid_predicted
181
add wave -noupdate -format Logic /testbench/fpga1/trans1/reg_sfid_le
182
add wave -noupdate -format Literal /testbench/fpga1/trans1/sfid_word
183
add wave -noupdate -format Logic /testbench/fpga1/trans1/p_clk_rising
184
add wave -noupdate -format Literal /testbench/fpga1/trans1/match_count
185
add wave -noupdate -format Logic /testbench/fpga1/trans1/seeker_ack
186
add wave -noupdate -format Literal /testbench/fpga1/trans1/reg_last_word
187
add wave -noupdate -format Literal /testbench/fpga1/trans1/reg_final_sfid
188
add wave -noupdate -format Literal /testbench/fpga1/trans1/parent_w
189
add wave -noupdate -format Literal /testbench/fpga1/trans1/parent_s
190
add wave -noupdate -format Logic /testbench/fpga1/trans1/frame_lock
191
add wave -noupdate -format Literal /testbench/fpga1/trans1/reg_sfid_bits
192
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_speed_up
193
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_start_up
194
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_slow_down
195
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_empty
196
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_full
197
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_out_word
198
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_out_word_rd
199
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_in_word
200
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_in_word_wr
201
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_dat
202
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_sel
203
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_ack
204
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_word
205
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_word_rd
206
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_run
207
add wave -noupdate -divider FIFO
208
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/width
209
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/depth
210
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/pf_full_point
211
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/pf_flag_point
212
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/pf_empty_point
213
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/sys_rst_n
214
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/sys_clk
215
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/reset_i
216
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_rd_i
217
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/fifo_dout
218
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_wr_i
219
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/fifo_din
220
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_full
221
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_empty
222
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_pf_full
223
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_pf_flag
224
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_pf_empty
225
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/rd_row
226
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/wr_row
227
add wave -noupdate -format Analog-Step -height 74 -max 33.0 /testbench/fpga1/trans1/fifo_1/u1/fill_level
228
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/fifo_array
229
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/current_state
230
add wave -noupdate -divider {Child Scanner}
231
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/word_width
232
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_0
233
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_1
234
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_2
235
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_3
236
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_4
237
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_5
238
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_6
239
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_7
240
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/sys_rst_n
241
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/sys_clk
242
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/sys_clken
243
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/adr_i
244
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/sel_i
245
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/we_i
246
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/dat_i
247
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/dat_o
248
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/ack_o
249
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/scan_rst_i
250
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/w_o
251
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/s_o
252
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/word_i
253
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/load_o
254
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/tlm_dat_o
255
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/tlm_clk_o
256
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/rate_fine_adjust_i
257
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/fsm_state
258
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/reg_rate
259
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/reg_line_code
260
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/reg_last_word
261
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/reg_last_mf
262
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/reg_rand_taps
263
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/nco_phase
264
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/nco_phase_next
265
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/nco_phase_incr
266
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/word_sr
267
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/rand_sr
268
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/load
269
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/w
270
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/s
271
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/tlm_clken
272
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/biphase_clken
273
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/word_bit_count
274
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/pcm_bit
275
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/sr_bit
276
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/rand_bit
277
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/tlm_dat
278
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/tlm_dat_select
279
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/tlm_dat_bp
280
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/biphase_invert
281
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/miller_dat
282
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/mod_miller_dat
283
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/last_pcm_bit
284
TreeUpdate [SetDefaultTree]
285
WaveRestoreCursors {{Cursor 1} {11180264007 ps} 0}
286
configure wave -namecolwidth 150
287
configure wave -valuecolwidth 100
288
configure wave -justifyvalue left
289
configure wave -signalnamewidth 1
290
configure wave -snapdistance 10
291
configure wave -datasetprefix 0
292
configure wave -rowmargin 4
293
configure wave -childrowmargin 2
294
configure wave -gridoffset 0
295
configure wave -gridperiod 10000
296
configure wave -griddelta 40
297
configure wave -timeline 1
298
configure wave -timelineunits us
299
update
300
WaveRestoreZoom {0 ps} {10938 ps}

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.