URL https://opencores.org/ocsvn/socgen/socgen/trunk

Subversion Repositories socgen

[/] [socgen/] [trunk/] [Projects/] [opencores.org/] [io/] [ip/] [io_gpio/] [sim/] [testbenches/] [xml/] [io_gpio_def_tb.xml] - Blame information for rev 135

Details | Compare with Previous | View Log





xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
xmlns:socgen="http://opencores.org"
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
 
opencores.org
io
io_gpio
def_tb
 
 
 
 
 
 

 
 

  gen_verilog
  104.0
  none
  :*common:*
  tools/verilog/gen_verilog
    
    
      destination
      io_gpio_def_tb
    
  

 
 
 

 
 
 
 
 
 
 


    BUS_ADDR_WIDTH4

 
 
       
 
              
              Params
              
              
                                   ipxact:library="io"
                                   ipxact:name="io_gpio"
                                   ipxact:version="def_dut.params"/>
              
              
 
 
 
              
              Bfm
              
                                   ipxact:library="io"
                                   ipxact:name="io_gpio"
                                   ipxact:version="bfm.design"/>
              
 
 
              
              icarus
              
              
                                   ipxact:library="Testbench"
                                   ipxact:name="toolflow"
                                   ipxact:version="icarus"/>
              
              
 
 
 
 
 
              
              headers
              Verilog
              
              
 
 
              
              common:*common:*
              Verilog
              
                     
                            fs-common
                     
              
 
              
              sim:*Simulation:*
              Verilog
              
                     
                            fs-sim
                     
              
 
 
              
              lint:*Lint:*
              Verilog
              
                     
                            fs-lint
                     
              
 
      
 
 
 
 
 

 
 
 
 
  
 
    
      fs-common
 
      
        
        ../verilog/top.ext
        verilogSourcefragment
      
 
 
 
    
 
 
    
      fs-sim
 
      
        
        ../verilog/common/io_gpio_def_tb
        verilogSourcemodule
      
 
 
 
    
 
 
    
      fs-lint
 
      
        
        ../verilog/common/io_gpio_def_tb
        verilogSourcemodule
      
 
 
    
 
 
 
 
 
  
 
 
 


Line No.	Rev	Author	Line
1	131	jt_eaton
2
30	135	jt_eaton
31			`xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"`
32	131	jt_eaton	`xmlns:socgen="http://opencores.org"`
33			`xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"`
34	135	jt_eaton	`xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014`
35			`http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">`
36	131	jt_eaton
37	135	jt_eaton	`opencores.org`
38			`io`
39			`io_gpio`
40			`def_tb`
41	131	jt_eaton
42
43
44
45
46
47	135	jt_eaton
48	131	jt_eaton
49
50	135	jt_eaton
51			`gen_verilog`
52			`104.0`
53			`none`
54			`:common:`
55			`tools/verilog/gen_verilog`
56
57
58			`destination`
59			`io_gpio_def_tb`
60
61
62
63	131	jt_eaton
64
65
66	135	jt_eaton
67	131	jt_eaton
68
69
70
71
72
73
74	135	jt_eaton
75
76			`BUS_ADDR_WIDTH4`
77
78	131	jt_eaton
79
80	135	jt_eaton
81	131	jt_eaton
82	135	jt_eaton
83			`Params`
84
85
86			`ipxact:library="io"`
87			`ipxact:name="io_gpio"`
88			`ipxact:version="def_dut.params"/>`
89
90
91	131	jt_eaton
92
93
94	135	jt_eaton
95			`Bfm`
96
97			`ipxact:library="io"`
98			`ipxact:name="io_gpio"`
99			`ipxact:version="bfm.design"/>`
100
101	131	jt_eaton
102
103	135	jt_eaton
104			`icarus`
105
106
107			`ipxact:library="Testbench"`
108			`ipxact:name="toolflow"`
109			`ipxact:version="icarus"/>`
110
111
112	131	jt_eaton
113
114
115
116
117	135	jt_eaton
118			`headers`
119			`Verilog`
120
121
122	131	jt_eaton
123
124	135	jt_eaton
125			`common:common:`
126			`Verilog`
127
128
129			`fs-common`
130
131
132	131	jt_eaton
133	135	jt_eaton
134			`sim:Simulation:`
135			`Verilog`
136
137
138			`fs-sim`
139
140
141	131	jt_eaton
142
143	135	jt_eaton
144			`lint:Lint:`
145			`Verilog`
146
147
148			`fs-lint`
149
150
151	131	jt_eaton
152	135	jt_eaton
153	131	jt_eaton
154
155
156
157
158	135	jt_eaton
159	131	jt_eaton
160
161
162
163	135	jt_eaton
164	131	jt_eaton
165	135	jt_eaton
166			`fs-common`
167	131	jt_eaton
168	135	jt_eaton
169
170			`../verilog/top.ext`
171			`verilogSourcefragment`
172
173	131	jt_eaton
174
175
176	135	jt_eaton
177	131	jt_eaton
178
179	135	jt_eaton
180			`fs-sim`
181	131	jt_eaton
182	135	jt_eaton
183
184			`../verilog/common/io_gpio_def_tb`
185			`verilogSourcemodule`
186
187	131	jt_eaton
188
189
190	135	jt_eaton
191	131	jt_eaton
192
193	135	jt_eaton
194			`fs-lint`
195	131	jt_eaton
196	135	jt_eaton
197
198			`../verilog/common/io_gpio_def_tb`
199			`verilogSourcemodule`
200
201	131	jt_eaton
202
203	135	jt_eaton
204	131	jt_eaton
205
206
207
208
209	135	jt_eaton
210	131	jt_eaton
211
212
213	135	jt_eaton

Browse

Tools

Subversion Repositories socgen

[/] [socgen/] [trunk/] [Projects/] [opencores.org/] [io/] [ip/] [io_gpio/] [sim/] [testbenches/] [xml/] [io_gpio_def_tb.xml] - Blame information for rev 135