URL https://opencores.org/ocsvn/socgen/socgen/trunk

Subversion Repositories socgen

[/] [socgen/] [trunk/] [Projects/] [opencores.org/] [logic/] [ip/] [micro_bus/] [rtl/] [xml/] [micro_bus_def.xml] - Blame information for rev 135

Details | Compare with Previous | View Log





xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
xmlns:socgen="http://opencores.org"
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
 
opencores.org
logic
micro_bus
def
 
 
 

 
 slave_clk
  
  
      
  
 
    
      
        clk
        clk
      
    
 
 
        
      
 
 
 
  
 
 
 
 
 slave_reset
  
  
      
  
 
    
      
        reset
        reset
      
    
 
        
      
 
  
 
 
 
 
 master_enable
  
 
 
 
  
      
  
    
      
        enable
        enable
      
    
        
      
  
 
 
 
 cpu
  
 
 
  
      
  
    
      
        addr
        addr_in
        150
        
      
      
        rdata
        rdata_out
        reg
        150
        
      
 
 
 
      
        wdata
        wdata_in
        70
        
      
 
 
      
        wr
        wr_in
        
      
 
 
      
        rd
        rd_in
        
      
 
 
 
    
 
        
      
 
 
 
  
  
  
  
  
  
  
  
 
 
 
 
 
 
 mem
  
  
      
  
 
    
 
      
        addr
        mem_addr
        150
        
      
 
      
        cs
        mem_cs
        reg
        
      
 
      
        wdata
        mem_wdata
        150
        
      
 
      
        rdata
        mem_rdata
        150
        
      
 
 
      
        wait
        mem_wait
        10
        
      
 
 
      
        rd
        mem_rd
        
      
 
      
        wr
        mem_wr
        
      
 
    
 
        
      
 
 
 
   
 
 
 
 
 
 
 
 
 
 data
  
  
      
  
 
    
 
      
        addr
        data_addr
        111
        
      
 
      
        cs
        data_cs
        reg
        
      
 
      
        wdata
        data_wdata
        150
        
      
 
      
        rdata
        data_rdata
        150
        
      
 
 
      
        be
        data_be
        10
        
      
 
 
      
        rd
        data_rd
        
      
 
      
        wr
        data_wr
        
      
 
    
 
        
      
 
 
 
 
           
 
 
 
 
 
 
 
 io_reg
  
  
      
  
 
    
 
      
        addr
        io_reg_addr
        70
        
      
 
      
        cs
        io_reg_cs
        reg
        
      
 
      
        wdata
        io_reg_wdata
        70
        
      
 
      
        rdata
        io_reg_rdata
        150
        
      
 
 
      
        wait
        io_reg_wait
        
      
 
 
      
        rd
        io_reg_rd
        
      
 
      
        wr
        io_reg_wr
        
      
 
    
 
      
      
 
 
 
           
 
 
 
 
 
 
 
 ext_mem
  
  
      
  
 
    
 
      
        addr
        ext_mem_addr
        130
        
      
 
      
        cs
        ext_mem_cs
        reg
        
      
 
      
        wdata
        ext_mem_wdata
        150
        
      
 
      
        rdata
        ext_mem_rdata
        150
        
      
 
 
      
        wait
        ext_mem_wait
        
      
 
 
      
        rd
        ext_mem_rd
        
      
 
      
        wr
        ext_mem_wr
        
      
 
    
        
      
 
 
 
           
 
 
 
 
 
 
 
 
 
 
 prog_rom_mem
  
  
      
  
 
      
      
        addr
        prog_rom_mem_addr
        110
        
      
 
      
        cs
        prog_rom_mem_cs
        reg
        
      
 
      
        wdata
        prog_rom_mem_wdata
        150
        
      
 
      
        rdata
        prog_rom_mem_rdata
        150
        
      
 
 
      
        rd
        prog_rom_mem_rd
        
      
 
      
        wr
        prog_rom_mem_wr
        
      
 
    
 
 
    
      
 
 
  
 
 
 
 
 
 
 
 
 
 sh_prog_rom_mem
  
 
 
  
      
  
 
    
 
      
        addr
        sh_prog_rom_mem_addr
        110
        
      
 
      
        cs
        sh_prog_rom_mem_cs
        reg
        
      
 
      
        wdata
        sh_prog_rom_mem_wdata
        150
        
      
 
      
        rdata
        sh_prog_rom_mem_rdata
        150
        
      
 
 
      
        rd
        sh_prog_rom_mem_rd
        
      
 
      
        wr
        sh_prog_rom_mem_wr
        
      
 
    
 
        
      
 
 
  
 
 
 
 
 
 

 
 
 

 
 
 

  gen_verilog
  104.0
  none
  :*common:*
  tools/verilog/gen_verilog
    
    
      destination
      micro_bus_def
    
  

 
 

 
 
 
 
 
  
 
    
      fs-common
 
      
        
        ../verilog/top.body
        verilogSourcefragment
      
 
    
 
 
    
      fs-sim
 
      
        
        ../verilog/copyright.v
        verilogSourceinclude
      
 
      
        
        ../verilog/common/micro_bus_def
        verilogSourcemodule
      
 
 
    
 
 
    
      fs-syn
 
      
        
        ../verilog/copyright.v
        verilogSourceinclude
      
 
      
        
        ../verilog/common/micro_bus_def
        verilogSourcemodule
      
 
 
    
 
 
 
 
 
 
 
  
 
 
 
 

 
      
 
 
              
              verilog
              
              
                                   ipxact:library="Testbench"
                                   ipxact:name="toolflow"
                                   ipxact:version="verilog"/>
              
              
 
 
 
 
 
 
              
              common:*common:*
 
              Verilog
              
                     
                            fs-common
                     
              
 
 
              
              sim:*Simulation:*
 
              Verilog
              
                     
                            fs-sim
                     
              
 
              
              syn:*Synthesis:*
 
              Verilog
              
                     
                            fs-syn
                     
              
 
 
              
              doc
              
              
                                   ipxact:library="Testbench"
                                   ipxact:name="toolflow"
                                   ipxact:version="documentation"/>
              
              :*Documentation:*
              Verilog
              
 
 
 
      
 
 
 
 
 
 
 
 

 
 
 
 
 
 
 

 
 
 
  cpu
 
   
     io_reg
     0x8000
   
 
 
   
     data
     0x1000
   
 
   
     ext_mem
     0x4000
   
 
 
   
     prog_rom_mem
     0xc000
   
 
 
   
     sh_prog_rom_mem
     0xf000
   
 
 
 
 

 
 
 
 
 

 
  
    io_reg
    0x8000
    8
  
 
 
  
    data
    0x1000
    8
  
 
 
 
  
    mem
    0x0000
    8
  
 
 
 
 
  
    ext_mem
    0x4000
    8
  
 
 
  
    prog_rom_mem
    0xff00
    8
  
 
 
  
    sh_prog_rom_mem
    0xc000
    8
  
 
 
 

 
 
 
 
 
 


Browse

Tools

Subversion Repositories socgen

[/] [socgen/] [trunk/] [Projects/] [opencores.org/] [logic/] [ip/] [micro_bus/] [rtl/] [xml/] [micro_bus_def.xml] - Blame information for rev 135

Line No.	Rev	Author	Line
1	131	jt_eaton
2
30	135	jt_eaton
31			`xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"`
32	131	jt_eaton	`xmlns:socgen="http://opencores.org"`
33			`xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"`
34	135	jt_eaton	`xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014`
35			`http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">`
36	131	jt_eaton
37	135	jt_eaton	`opencores.org`
38			`logic`
39			`micro_bus`
40			`def`
41	131	jt_eaton
42
43
44	135	jt_eaton
45	131	jt_eaton
46	135	jt_eaton	`slave_clk`
47
48
49
50
51	131	jt_eaton
52	135	jt_eaton
53
54			`clk`
55			`clk`
56
57
58	131	jt_eaton
59	135	jt_eaton
60
61
62	131	jt_eaton
63
64
65	135	jt_eaton
66	131	jt_eaton
67	135	jt_eaton
68	131	jt_eaton
69
70	135	jt_eaton	`slave_reset`
71
72
73
74
75	131	jt_eaton
76	135	jt_eaton
77
78			`reset`
79			`reset`
80
81
82
83
84
85	131	jt_eaton
86	135	jt_eaton
87	131	jt_eaton
88	135	jt_eaton
89	131	jt_eaton
90
91	135	jt_eaton	`master_enable`
92
93	131	jt_eaton
94
95
96	135	jt_eaton
97
98
99
100
101			`enable`
102			`enable`
103
104
105
106
107
108
109	131	jt_eaton
110
111	135	jt_eaton	`cpu`
112
113	131	jt_eaton
114
115	135	jt_eaton
116
117
118
119
120			`addr`
121			`addr_in`
122			`150`
123
124
125
126			`rdata`
127			`rdata_out`
128			`reg`
129			`150`
130
131
132	131	jt_eaton
133
134
135	135	jt_eaton
136			`wdata`
137			`wdata_in`
138			`70`
139
140
141	131	jt_eaton
142
143	135	jt_eaton
144			`wr`
145			`wr_in`
146
147
148	131	jt_eaton
149
150	135	jt_eaton
151			`rd`
152			`rd_in`
153
154
155	131	jt_eaton
156
157
158	135	jt_eaton
159
160
161
162	131	jt_eaton
163
164
165	135	jt_eaton
166
167
168
169
170
171
172
173	131	jt_eaton
174
175	135	jt_eaton
176	131	jt_eaton
177
178
179	135	jt_eaton	`mem`
180
181
182
183
184	131	jt_eaton
185	135	jt_eaton
186	131	jt_eaton
187	135	jt_eaton
188			`addr`
189			`mem_addr`
190			`150`
191
192
193	131	jt_eaton
194	135	jt_eaton
195			`cs`
196			`mem_cs`
197			`reg`
198
199
200	131	jt_eaton
201	135	jt_eaton
202			`wdata`
203			`mem_wdata`
204			`150`
205
206
207	131	jt_eaton
208	135	jt_eaton
209			`rdata`
210			`mem_rdata`
211			`150`
212
213
214	131	jt_eaton
215
216	135	jt_eaton
217			`wait`
218			`mem_wait`
219			`10`
220
221
222	131	jt_eaton
223
224	135	jt_eaton
225			`rd`
226			`mem_rd`
227
228
229	131	jt_eaton
230	135	jt_eaton
231			`wr`
232			`mem_wr`
233
234
235	131	jt_eaton
236	135	jt_eaton
237
238
239
240	131	jt_eaton
241
242
243	135	jt_eaton
244	131	jt_eaton
245
246
247	135	jt_eaton
248	131	jt_eaton
249
250
251
252
253	135	jt_eaton	`data`
254
255
256
257
258	131	jt_eaton
259	135	jt_eaton
260	131	jt_eaton
261	135	jt_eaton
262			`addr`
263			`data_addr`
264			`111`
265
266
267	131	jt_eaton
268	135	jt_eaton
269			`cs`
270			`data_cs`
271			`reg`
272
273
274	131	jt_eaton
275	135	jt_eaton
276			`wdata`
277			`data_wdata`
278			`150`
279
280
281	131	jt_eaton
282	135	jt_eaton
283			`rdata`
284			`data_rdata`
285			`150`
286
287
288	131	jt_eaton
289
290	135	jt_eaton
291			`be`
292			`data_be`
293			`10`
294
295
296	131	jt_eaton
297
298	135	jt_eaton
299			`rd`
300			`data_rd`
301
302
303	131	jt_eaton
304	135	jt_eaton
305			`wr`
306			`data_wr`
307
308
309	131	jt_eaton
310	135	jt_eaton
311
312
313
314	131	jt_eaton
315
316
317
318	135	jt_eaton
319	131	jt_eaton
320
321	135	jt_eaton
322	131	jt_eaton
323
324
325
326	135	jt_eaton	`io_reg`
327
328
329
330
331	131	jt_eaton
332	135	jt_eaton
333	131	jt_eaton
334	135	jt_eaton
335			`addr`
336			`io_reg_addr`
337			`70`
338
339
340	131	jt_eaton
341	135	jt_eaton
342			`cs`
343			`io_reg_cs`
344			`reg`
345
346
347	131	jt_eaton
348	135	jt_eaton
349			`wdata`
350			`io_reg_wdata`
351			`70`
352
353
354	131	jt_eaton
355	135	jt_eaton
356			`rdata`
357			`io_reg_rdata`
358			`150`
359
360
361	131	jt_eaton
362
363	135	jt_eaton
364			`wait`
365			`io_reg_wait`
366
367
368	131	jt_eaton
369
370	135	jt_eaton
371			`rd`
372			`io_reg_rd`
373
374
375	131	jt_eaton
376	135	jt_eaton
377			`wr`
378			`io_reg_wr`
379
380
381	131	jt_eaton
382	135	jt_eaton
383	131	jt_eaton
384	135	jt_eaton
385
386	131	jt_eaton
387
388
389	135	jt_eaton
390	131	jt_eaton
391
392	135	jt_eaton
393	131	jt_eaton
394
395
396
397	135	jt_eaton	`ext_mem`
398
399
400
401
402	131	jt_eaton
403	135	jt_eaton
404	131	jt_eaton
405	135	jt_eaton
406			`addr`
407			`ext_mem_addr`
408			`130`
409
410
411	131	jt_eaton
412	135	jt_eaton
413			`cs`
414			`ext_mem_cs`
415			`reg`
416
417
418	131	jt_eaton
419	135	jt_eaton
420			`wdata`
421			`ext_mem_wdata`
422			`150`
423
424
425	131	jt_eaton
426	135	jt_eaton
427			`rdata`
428			`ext_mem_rdata`
429			`150`
430
431
432	131	jt_eaton
433
434	135	jt_eaton
435			`wait`
436			`ext_mem_wait`
437
438
439	131	jt_eaton
440
441	135	jt_eaton
442			`rd`
443			`ext_mem_rd`
444
445
446	131	jt_eaton
447	135	jt_eaton
448			`wr`
449			`ext_mem_wr`
450
451
452	131	jt_eaton
453	135	jt_eaton
454
455
456	131	jt_eaton
457
458
459	135	jt_eaton
460	131	jt_eaton
461
462
463	135	jt_eaton
464	131	jt_eaton
465
466
467
468
469
470	135	jt_eaton	`prog_rom_mem`
471
472
473
474
475
476
477
478			`addr`
479			`prog_rom_mem_addr`
480			`110`
481
482
483	133	jt_eaton
484	135	jt_eaton
485			`cs`
486			`prog_rom_mem_cs`
487			`reg`
488
489
490	133	jt_eaton
491	135	jt_eaton
492			`wdata`
493			`prog_rom_mem_wdata`
494			`150`
495
496
497	133	jt_eaton
498	135	jt_eaton
499			`rdata`
500			`prog_rom_mem_rdata`
501			`150`
502
503
504	131	jt_eaton
505
506	135	jt_eaton
507			`rd`
508			`prog_rom_mem_rd`
509
510
511	131	jt_eaton
512	135	jt_eaton
513			`wr`
514			`prog_rom_mem_wr`
515
516
517	131	jt_eaton
518	135	jt_eaton
519	131	jt_eaton
520
521	135	jt_eaton
522
523	131	jt_eaton
524	135	jt_eaton
525
526
527	131	jt_eaton
528
529	135	jt_eaton
530	131	jt_eaton
531
532
533
534
535	135	jt_eaton	`sh_prog_rom_mem`
536
537	131	jt_eaton
538
539	135	jt_eaton
540
541
542	131	jt_eaton
543	135	jt_eaton
544	131	jt_eaton
545	135	jt_eaton
546			`addr`
547			`sh_prog_rom_mem_addr`
548			`110`
549
550
551	131	jt_eaton
552	135	jt_eaton
553			`cs`
554			`sh_prog_rom_mem_cs`
555			`reg`
556
557
558	131	jt_eaton
559	135	jt_eaton
560			`wdata`
561			`sh_prog_rom_mem_wdata`
562			`150`
563
564
565	131	jt_eaton
566	135	jt_eaton
567			`rdata`
568			`sh_prog_rom_mem_rdata`
569			`150`
570
571
572	131	jt_eaton
573
574	135	jt_eaton
575			`rd`
576			`sh_prog_rom_mem_rd`
577
578
579	131	jt_eaton
580	135	jt_eaton
581			`wr`
582			`sh_prog_rom_mem_wr`
583
584
585	131	jt_eaton
586	135	jt_eaton
587
588
589
590	131	jt_eaton
591
592	135	jt_eaton
593	131	jt_eaton
594	135	jt_eaton
595	131	jt_eaton
596
597
598
599	135	jt_eaton
600	131	jt_eaton
601
602
603	135	jt_eaton
604
605
606
607
608			`gen_verilog`
609			`104.0`
610			`none`
611			`:common:`
612			`tools/verilog/gen_verilog`
613
614
615			`destination`
616			`micro_bus_def`
617
618
619
620
621
622
623
624
625
626
627
628
629
630
631			`fs-common`
632
633
634
635			`../verilog/top.body`
636			`verilogSourcefragment`
637
638
639
640
641
642
643			`fs-sim`
644
645
646
647			`../verilog/copyright.v`
648			`verilogSourceinclude`
649
650
651
652
653			`../verilog/common/micro_bus_def`
654			`verilogSourcemodule`
655
656
657
658
659
660
661
662			`fs-syn`
663
664
665
666			`../verilog/copyright.v`
667			`verilogSourceinclude`
668
669
670
671
672			`../verilog/common/micro_bus_def`
673			`verilogSourcemodule`
674
675
676
677
678
679
680
681
682
683
684
685
686
687
688
689
690
691
692
693
694
695
696			`verilog`
697
698
699			`ipxact:library="Testbench"`
700			`ipxact:name="toolflow"`
701			`ipxact:version="verilog"/>`
702
703
704
705
706
707
708
709
710
711			`common:common:`
712	131	jt_eaton
713	135	jt_eaton	`Verilog`
714
715
716			`fs-common`
717
718
719	131	jt_eaton
720
721	135	jt_eaton
722			`sim:Simulation:`
723	131	jt_eaton
724	135	jt_eaton	`Verilog`
725
726
727			`fs-sim`
728
729
730	131	jt_eaton
731	135	jt_eaton
732			`syn:Synthesis:`
733	131	jt_eaton
734	135	jt_eaton	`Verilog`
735
736
737			`fs-syn`
738
739
740	131	jt_eaton
741
742	135	jt_eaton
743			`doc`
744
745
746			`ipxact:library="Testbench"`
747			`ipxact:name="toolflow"`
748			`ipxact:version="documentation"/>`
749
750			`:Documentation:`
751			`Verilog`
752
753	131	jt_eaton
754
755
756	135	jt_eaton
757	131	jt_eaton
758
759
760
761
762
763
764
765	135	jt_eaton
766	131	jt_eaton
767
768
769
770
771
772
773	135	jt_eaton
774	131	jt_eaton
775
776	135	jt_eaton
777			`cpu`
778	131	jt_eaton
779	135	jt_eaton
780			`io_reg`
781			`0x8000`
782
783	131	jt_eaton
784
785	135	jt_eaton
786			`data`
787			`0x1000`
788
789	131	jt_eaton
790	135	jt_eaton
791			`ext_mem`
792			`0x4000`
793
794	131	jt_eaton
795
796	135	jt_eaton
797			`prog_rom_mem`
798			`0xc000`
799
800	131	jt_eaton
801
802	135	jt_eaton
803			`sh_prog_rom_mem`
804			`0xf000`
805
806	131	jt_eaton
807
808	135	jt_eaton
809	131	jt_eaton
810	135	jt_eaton
811	131	jt_eaton
812
813
814
815
816	135	jt_eaton
817	131	jt_eaton
818	135	jt_eaton
819			`io_reg`
820			`0x8000`
821			`8`
822
823	131	jt_eaton
824
825	135	jt_eaton
826			`data`
827			`0x1000`
828			`8`
829
830	131	jt_eaton
831
832
833	135	jt_eaton
834			`mem`
835			`0x0000`
836			`8`
837
838	131	jt_eaton
839
840
841
842	135	jt_eaton
843			`ext_mem`
844			`0x4000`
845			`8`
846
847	131	jt_eaton
848
849	135	jt_eaton
850			`prog_rom_mem`
851			`0xff00`
852			`8`
853
854	131	jt_eaton
855
856	135	jt_eaton
857			`sh_prog_rom_mem`
858			`0xc000`
859			`8`
860
861	131	jt_eaton
862
863
864	135	jt_eaton
865	131	jt_eaton
866
867
868
869
870
871	135	jt_eaton