URL https://opencores.org/ocsvn/socgen/socgen/trunk

Subversion Repositories socgen

[/] [socgen/] [trunk/] [Projects/] [opencores.org/] [logic/] [ip/] [micro_bus/] [rtl/] [xml/] [micro_bus_exp9.xml] - Blame information for rev 135

Details | Compare with Previous | View Log





xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
xmlns:socgen="http://opencores.org"
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
 
opencores.org
logic
micro_bus
exp9
 
 
 

 
mb_out
  
 
 
 
  
      
  
 
    
 
      
        addr
        
        addr_in
          70
        
      
 
      
        rdata
        
        rdata_out
          150
        
      
 
      
        wdata
        
        wdata_in
          70
        
      
 
      
        rd
        
        rd_in
        
      
 
      
        wr
        
        wr_in
        
      
 
      
        cs
        
        cs_in
        
      
 
      
        wait
        
        wait_out
        reg
        
      
 
    
 
        
      
 
 
 
  
  
  
  
  
  
  
  
  
  
  
  
 
 
 
 
 
 
 
 
 
mas_0
  
 
 
 
  
      
  
 
 
 
  
 
      
        addr
        
        mas_0_addr_out
          30
        
      
 
      
        rdata
        
        mas_0_rdata_in
          70
        
      
 
      
        wdata
        
        mas_0_wdata_out
          70
        
      
 
      
        rd
        
        mas_0_rd_out
        
      
 
      
        wr
        
        mas_0_wr_out
        
      
 
      
        cs
        
        mas_0_cs_out
        
      
 
    
 
 
        
      
 
 
 
 
  
 
 
 
 
 
 
 
 
 
 
mas_1
  
 
 
  
      
  
 
    
 
      
        addr
        
        mas_1_addr_out
          30
        
      
 
      
        rdata
        
        mas_1_rdata_in
          70
        
      
 
      
        wdata
        
        mas_1_wdata_out
          70
        
      
 
      
        rd
        
        mas_1_rd_out
        
      
 
      
        wr
        
        mas_1_wr_out
        
      
 
      
        cs
        
        mas_1_cs_out
        
      
 
    
 
 
        
      
 
 
 
  
 
 
 
 
 
 
 
 
 
 
 
mas_2
  
 
 
 
  
      
  
 
 
    
 
      
        addr
        
        mas_2_addr_out
          30
        
      
 
      
        rdata
        
        mas_2_rdata_in
          70
        
      
 
      
        wdata
        
        mas_2_wdata_out
          70
        
      
 
      
        rd
        
        mas_2_rd_out
        
      
 
      
        wr
        
        mas_2_wr_out
        
      
 
      
        cs
        
        mas_2_cs_out
        
      
 
    
 
        
      
 
 
 
  
 
 
 
 
 
 
 
 
mas_3
  
 
 
 
 
  
      
  
 
    
 
      
        addr
        
        mas_3_addr_out
          30
        
      
 
      
        rdata
        
        mas_3_rdata_in
          70
        
      
 
      
        wdata
        
        mas_3_wdata_out
          70
        
      
 
      
        rd
        
        mas_3_rd_out
        
      
 
      
        wr
        
        mas_3_wr_out
        
      
 
      
        cs
        
        mas_3_cs_out
        
      
 
    
 
 
        
      
 
 
 
  
 
 
 
 
 
 
 
 
mas_4
  
 
 
 
 
 
  
      
  
 
 
    
 
      
        addr
        
        mas_4_addr_out
          30
        
      
 
      
        rdata
        
        mas_4_rdata_in
          70
        
      
 
      
        wdata
        
        mas_4_wdata_out
          70
        
      
 
      
        rd
        
        mas_4_rd_out
        
      
 
      
        wr
        
        mas_4_wr_out
        
      
 
      
        cs
        
        mas_4_cs_out
        
      
 
    
 
 
        
      
 
 
 
  
 
 
 
 
 
 
 
 
mas_5
  
 
 
 
  
      
  
 
    
 
      
        addr
        
        mas_5_addr_out
          30
        
      
 
      
        rdata
        
        mas_5_rdata_in
          70
        
      
 
      
        wdata
        
        mas_5_wdata_out
          70
        
      
 
      
        rd
        
        mas_5_rd_out
        
      
 
      
        wr
        
        mas_5_wr_out
        
      
 
      
        cs
        
        mas_5_cs_out
        
      
 
    
 
 
        
      
 
 
 
  
 
 
 
 
 
 
 
mas_6
  
 
 
 
  
      
  
 
    
 
      
        addr
        
        mas_6_addr_out
          30
        
      
 
      
        rdata
        
        mas_6_rdata_in
          70
        
      
 
      
        wdata
        
        mas_6_wdata_out
          70
        
      
 
      
        rd
        
        mas_6_rd_out
        
      
 
      
        wr
        
        mas_6_wr_out
        
      
 
      
        cs
        
        mas_6_cs_out
        
      
 
    
 
        
      
 
 
 
 
  
 
 
 
 
 
 
 
 
mas_7
  
 
 
 
  
      
  
 
    
 
      
        addr
        
        mas_7_addr_out
          30
        
      
 
      
        rdata
        
        mas_7_rdata_in
          70
        
      
 
      
        wdata
        
        mas_7_wdata_out
          70
        
      
 
      
        rd
        
        mas_7_rd_out
        
      
 
      
        wr
        
        mas_7_wr_out
        
      
 
      
        cs
        
        mas_7_cs_out
        
      
 
    
 
 
        
      
 
 
  
 
 
 
 
 
 
 
 
 
mas_8
  
 
 
  
      
  
 
    
 
      
        addr
        
        mas_8_addr_out
          30
        
      
 
      
        rdata
        
        mas_8_rdata_in
          70
        
      
 
      
        wdata
        
        mas_8_wdata_out
          70
        
      
 
      
        rd
        
        mas_8_rd_out
        
      
 
      
        wr
        
        mas_8_wr_out
        
      
 
      
        cs
        
        mas_8_cs_out
        
      
 
    
 
 
        
      
 
 
 
  
 
 
 
 
 
 
 
 
 
 
 
 
 
 

 
 
 

 
 
 
 
 
 

  gen_verilog
  104.0
  none
  :*common:*
  tools/verilog/gen_verilog
    
    
      destination
      micro_bus_exp9
    
  

 
 
 

 
 
  
 
    
      fs-common
 
      
        
        ../verilog/top.body.exp9
        verilogSourcefragment
      
 
    
 
    
      fs-sim
 
      
        
        ../verilog/copyright.v
        verilogSourceinclude
      
 
 
      
        
        ../verilog/common/micro_bus_exp9
        verilogSourcemodule
      
 
 
    
 
 
 
 
    
      fs-syn
 
      
        
        ../verilog/copyright.v
        verilogSourceinclude
      
 
 
 
      
        
        ../verilog/common/micro_bus_exp9
        verilogSourcemodule
      
 
 
 
    
 
 
 
 
 
 
  
 
 
 
 

 
      
 
 
 
              
              verilog
              
              
                                   ipxact:library="Testbench"
                                   ipxact:name="toolflow"
                                   ipxact:version="verilog"/>
              
              
 
 
 
 
 
              
              common:*common:*
 
              Verilog
              
                     
                            fs-common
                     
              
 
              
              sim:*Simulation:*
 
              Verilog
              
                     
                            fs-sim
                     
              
 
 
              
              syn:*Synthesis:*
 
              Verilog
              
                     
                            fs-syn
                     
              
 
 
              
              doc
              
              
                                   ipxact:library="Testbench"
                                   ipxact:name="toolflow"
                                   ipxact:version="documentation"/>
              
              :*Documentation:*
              Verilog
              
 
 
      
 
 
 
 
 

 
clk
wire
in

 
 
reset
wire
in

 
 
 
enable
wire
in

 

 
 

 
 
 
 

 
 
   
 
   4
   mb_out
 
 
  
     mas_0
     0x00
   
 
 
  
     mas_1
     0x10
   
 
 
  
     mas_2
     0x20
   
 
 
  
     mas_3
     0x30
   
 
  
     mas_4
     0x40
   
 
 
  
     mas_5
     0x50
   
 
 
  
     mas_6
     0x60
   
 
 
  
     mas_7
     0x70
   
 
 
  
     mas_8
     0x80
   
 
 
   
 
 
 

 
 

 
  
    mas_0
    0x10
    8
  
 
  
    mas_1
    0x10
    8
  
 
  
    mas_2
    0x10
    8
  
 
  
    mas_3
    0x10
    8
  
 
  
    mas_4
    0x10
    8
  
 
  
    mas_5
    0x10
    8
  
 
  
    mas_6
    0x10
    8
  
 
  
    mas_7
    0x10
    8
  
 
  
    mas_8
    0x10
    8
  
 
 
 
 
 
 

 
 
 
 

 
 
 
 
 
 
 

Browse

Tools

Subversion Repositories socgen

[/] [socgen/] [trunk/] [Projects/] [opencores.org/] [logic/] [ip/] [micro_bus/] [rtl/] [xml/] [micro_bus_exp9.xml] - Blame information for rev 135

Line No.	Rev	Author	Line
1	131	jt_eaton
2
30	135	jt_eaton
31			`xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"`
32	131	jt_eaton	`xmlns:socgen="http://opencores.org"`
33			`xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"`
34	135	jt_eaton	`xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014`
35			`http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">`
36	131	jt_eaton
37	135	jt_eaton	`opencores.org`
38			`logic`
39			`micro_bus`
40			`exp9`
41	131	jt_eaton
42
43
44	135	jt_eaton
45	131	jt_eaton
46	135	jt_eaton	`mb_out`
47
48	131	jt_eaton
49
50
51	135	jt_eaton
52
53
54	131	jt_eaton
55	135	jt_eaton
56	131	jt_eaton
57	135	jt_eaton
58			`addr`
59
60			`addr_in`
61			`70`
62
63
64	131	jt_eaton
65	135	jt_eaton
66			`rdata`
67
68			`rdata_out`
69			`150`
70
71
72	131	jt_eaton
73	135	jt_eaton
74			`wdata`
75
76			`wdata_in`
77			`70`
78
79
80	131	jt_eaton
81	135	jt_eaton
82			`rd`
83
84			`rd_in`
85
86
87	131	jt_eaton
88	135	jt_eaton
89			`wr`
90
91			`wr_in`
92
93
94	131	jt_eaton
95	135	jt_eaton
96			`cs`
97
98			`cs_in`
99
100
101	131	jt_eaton
102	135	jt_eaton
103			`wait`
104
105			`wait_out`
106			`reg`
107
108
109	131	jt_eaton
110	135	jt_eaton
111
112
113
114	131	jt_eaton
115
116
117	135	jt_eaton
118
119
120
121
122
123
124
125
126
127
128
129	131	jt_eaton
130
131
132	135	jt_eaton
133	131	jt_eaton
134
135
136
137
138	135	jt_eaton	`mas_0`
139
140	131	jt_eaton
141
142
143	135	jt_eaton
144
145
146	131	jt_eaton
147
148
149	135	jt_eaton
150	131	jt_eaton
151	135	jt_eaton
152			`addr`
153
154			`mas_0_addr_out`
155			`30`
156
157
158	131	jt_eaton
159	135	jt_eaton
160			`rdata`
161
162			`mas_0_rdata_in`
163			`70`
164
165
166	131	jt_eaton
167	135	jt_eaton
168			`wdata`
169
170			`mas_0_wdata_out`
171			`70`
172
173
174	131	jt_eaton
175	135	jt_eaton
176			`rd`
177
178			`mas_0_rd_out`
179
180
181	131	jt_eaton
182	135	jt_eaton
183			`wr`
184
185			`mas_0_wr_out`
186
187
188	131	jt_eaton
189	135	jt_eaton
190			`cs`
191
192			`mas_0_cs_out`
193
194
195	131	jt_eaton
196	135	jt_eaton
197	131	jt_eaton
198	135	jt_eaton
199
200
201	131	jt_eaton
202
203	135	jt_eaton
204	131	jt_eaton
205	135	jt_eaton
206	131	jt_eaton
207
208	135	jt_eaton
209	131	jt_eaton
210
211
212
213
214	135	jt_eaton
215
216			`mas_1`
217
218
219
220
221
222
223
224
225
226
227			`addr`
228
229			`mas_1_addr_out`
230			`30`
231
232
233
234
235			`rdata`
236
237			`mas_1_rdata_in`
238			`70`
239
240
241
242
243			`wdata`
244
245			`mas_1_wdata_out`
246			`70`
247
248
249
250
251			`rd`
252
253			`mas_1_rd_out`
254
255
256
257
258			`wr`
259
260			`mas_1_wr_out`
261
262
263
264
265			`cs`
266
267			`mas_1_cs_out`
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291			`mas_2`
292
293
294
295
296
297
298
299
300	131	jt_eaton
301	135	jt_eaton
302	131	jt_eaton
303	135	jt_eaton
304			`addr`
305
306			`mas_2_addr_out`
307			`30`
308
309
310	131	jt_eaton
311	135	jt_eaton
312			`rdata`
313
314			`mas_2_rdata_in`
315			`70`
316
317
318	131	jt_eaton
319	135	jt_eaton
320			`wdata`
321
322			`mas_2_wdata_out`
323			`70`
324
325
326	131	jt_eaton
327	135	jt_eaton
328			`rd`
329
330			`mas_2_rd_out`
331
332
333	131	jt_eaton
334	135	jt_eaton
335			`wr`
336
337			`mas_2_wr_out`
338
339
340	131	jt_eaton
341	135	jt_eaton
342			`cs`
343
344			`mas_2_cs_out`
345
346
347	131	jt_eaton
348	135	jt_eaton
349
350
351
352	131	jt_eaton
353
354
355	135	jt_eaton
356	131	jt_eaton
357
358	135	jt_eaton
359	131	jt_eaton
360
361
362
363
364	135	jt_eaton	`mas_3`
365
366	131	jt_eaton
367
368
369
370	135	jt_eaton
371
372
373	131	jt_eaton
374	135	jt_eaton
375	131	jt_eaton
376	135	jt_eaton
377			`addr`
378
379			`mas_3_addr_out`
380			`30`
381
382
383	131	jt_eaton
384	135	jt_eaton
385			`rdata`
386
387			`mas_3_rdata_in`
388			`70`
389
390
391	131	jt_eaton
392	135	jt_eaton
393			`wdata`
394
395			`mas_3_wdata_out`
396			`70`
397
398
399	131	jt_eaton
400	135	jt_eaton
401			`rd`
402
403			`mas_3_rd_out`
404
405
406	131	jt_eaton
407	135	jt_eaton
408			`wr`
409
410			`mas_3_wr_out`
411
412
413	131	jt_eaton
414	135	jt_eaton
415			`cs`
416
417			`mas_3_cs_out`
418
419
420	131	jt_eaton
421	135	jt_eaton
422	131	jt_eaton
423	135	jt_eaton
424
425
426
427	131	jt_eaton
428
429	135	jt_eaton
430	131	jt_eaton
431
432	135	jt_eaton
433	131	jt_eaton
434
435
436
437
438	135	jt_eaton	`mas_4`
439
440	131	jt_eaton
441
442
443
444
445	135	jt_eaton
446
447
448	131	jt_eaton
449
450	135	jt_eaton
451	131	jt_eaton
452	135	jt_eaton
453			`addr`
454
455			`mas_4_addr_out`
456			`30`
457
458
459	131	jt_eaton
460	135	jt_eaton
461			`rdata`
462
463			`mas_4_rdata_in`
464			`70`
465
466
467	131	jt_eaton
468	135	jt_eaton
469			`wdata`
470
471			`mas_4_wdata_out`
472			`70`
473
474
475	131	jt_eaton
476	135	jt_eaton
477			`rd`
478
479			`mas_4_rd_out`
480
481
482	131	jt_eaton
483	135	jt_eaton
484			`wr`
485
486			`mas_4_wr_out`
487
488
489	131	jt_eaton
490	135	jt_eaton
491			`cs`
492
493			`mas_4_cs_out`
494
495
496	131	jt_eaton
497	135	jt_eaton
498	131	jt_eaton
499	135	jt_eaton
500
501
502
503
504
505
506
507
508
509
510
511
512
513
514			`mas_5`
515
516
517
518
519
520
521
522
523
524
525
526			`addr`
527
528			`mas_5_addr_out`
529			`30`
530
531
532
533
534			`rdata`
535
536			`mas_5_rdata_in`
537			`70`
538
539
540
541
542			`wdata`
543
544			`mas_5_wdata_out`
545			`70`
546
547
548
549
550			`rd`
551
552			`mas_5_rd_out`
553
554
555
556
557			`wr`
558
559			`mas_5_wr_out`
560
561
562
563
564			`cs`
565
566			`mas_5_cs_out`
567
568
569
570
571
572
573
574
575
576
577
578
579
580
581
582
583
584
585
586			`mas_6`
587
588
589
590
591
592
593
594
595
596
597
598			`addr`
599
600			`mas_6_addr_out`
601			`30`
602
603
604
605
606			`rdata`
607
608			`mas_6_rdata_in`
609			`70`
610
611
612
613
614			`wdata`
615
616			`mas_6_wdata_out`
617			`70`
618
619
620
621
622			`rd`
623
624			`mas_6_rd_out`
625
626
627
628
629			`wr`
630
631			`mas_6_wr_out`
632
633
634
635
636			`cs`
637
638			`mas_6_cs_out`
639
640
641
642
643
644
645
646
647
648
649
650
651	131	jt_eaton
652
653	135	jt_eaton
654	131	jt_eaton
655
656
657
658
659	135	jt_eaton	`mas_7`
660
661	131	jt_eaton
662
663
664	135	jt_eaton
665
666
667	131	jt_eaton
668	135	jt_eaton
669	131	jt_eaton
670	135	jt_eaton
671			`addr`
672
673			`mas_7_addr_out`
674			`30`
675
676
677	131	jt_eaton
678	135	jt_eaton
679			`rdata`
680
681			`mas_7_rdata_in`
682			`70`
683
684
685	131	jt_eaton
686	135	jt_eaton
687			`wdata`
688
689			`mas_7_wdata_out`
690			`70`
691
692
693	131	jt_eaton
694	135	jt_eaton
695			`rd`
696
697			`mas_7_rd_out`
698
699
700
701
702			`wr`
703
704			`mas_7_wr_out`
705
706
707
708
709			`cs`
710
711			`mas_7_cs_out`
712
713
714
715
716
717
718
719
720
721
722
723
724	131	jt_eaton
725
726	135	jt_eaton
727	131	jt_eaton
728
729
730
731
732	135	jt_eaton	`mas_8`
733
734	131	jt_eaton
735
736	135	jt_eaton
737
738
739	131	jt_eaton
740	135	jt_eaton
741	131	jt_eaton
742	135	jt_eaton
743			`addr`
744
745			`mas_8_addr_out`
746			`30`
747
748
749	131	jt_eaton
750	135	jt_eaton
751			`rdata`
752
753			`mas_8_rdata_in`
754			`70`
755
756
757	131	jt_eaton
758	135	jt_eaton
759			`wdata`
760
761			`mas_8_wdata_out`
762			`70`
763
764
765	131	jt_eaton
766	135	jt_eaton
767			`rd`
768
769			`mas_8_rd_out`
770
771
772	131	jt_eaton
773	135	jt_eaton
774			`wr`
775
776			`mas_8_wr_out`
777
778
779	131	jt_eaton
780	135	jt_eaton
781			`cs`
782
783			`mas_8_cs_out`
784
785
786	131	jt_eaton
787	135	jt_eaton
788	131	jt_eaton
789	135	jt_eaton
790
791
792	131	jt_eaton
793
794
795	135	jt_eaton
796	131	jt_eaton
797
798	135	jt_eaton
799	131	jt_eaton
800
801
802
803
804
805
806
807
808
809
810	135	jt_eaton
811	131	jt_eaton
812
813
814	135	jt_eaton
815	131	jt_eaton
816
817
818
819
820
821	135	jt_eaton
822			`gen_verilog`
823			`104.0`
824			`none`
825			`:common:`
826			`tools/verilog/gen_verilog`
827
828
829			`destination`
830			`micro_bus_exp9`
831
832
833
834	131	jt_eaton
835
836
837	135	jt_eaton
838	131	jt_eaton
839
840	135	jt_eaton
841	131	jt_eaton
842	135	jt_eaton
843			`fs-common`
844	131	jt_eaton
845	135	jt_eaton
846
847			`../verilog/top.body.exp9`
848			`verilogSourcefragment`
849
850	131	jt_eaton
851	135	jt_eaton
852	131	jt_eaton
853	135	jt_eaton
854			`fs-sim`
855	131	jt_eaton
856	135	jt_eaton
857
858			`../verilog/copyright.v`
859			`verilogSourceinclude`
860
861	131	jt_eaton
862
863	135	jt_eaton
864
865			`../verilog/common/micro_bus_exp9`
866			`verilogSourcemodule`
867
868	131	jt_eaton
869
870	135	jt_eaton
871	131	jt_eaton
872
873
874
875	135	jt_eaton
876			`fs-syn`
877	131	jt_eaton
878	135	jt_eaton
879
880			`../verilog/copyright.v`
881			`verilogSourceinclude`
882
883	131	jt_eaton
884
885
886	135	jt_eaton
887
888			`../verilog/common/micro_bus_exp9`
889			`verilogSourcemodule`
890
891	131	jt_eaton
892
893
894	135	jt_eaton
895	131	jt_eaton
896
897
898
899
900
901	135	jt_eaton
902	131	jt_eaton
903
904
905
906	135	jt_eaton
907	131	jt_eaton
908	135	jt_eaton
909	131	jt_eaton
910
911
912	135	jt_eaton
913			`verilog`
914
915
916			`ipxact:library="Testbench"`
917			`ipxact:name="toolflow"`
918			`ipxact:version="verilog"/>`
919
920
921	131	jt_eaton
922
923
924
925	135	jt_eaton
926
927			`common:common:`
928	131	jt_eaton
929	135	jt_eaton	`Verilog`
930
931
932			`fs-common`
933
934
935	131	jt_eaton
936	135	jt_eaton
937			`sim:Simulation:`
938	131	jt_eaton
939	135	jt_eaton	`Verilog`
940
941
942			`fs-sim`
943
944
945	131	jt_eaton
946
947	135	jt_eaton
948			`syn:Synthesis:`
949	131	jt_eaton
950	135	jt_eaton	`Verilog`
951
952
953			`fs-syn`
954
955
956	131	jt_eaton
957
958	135	jt_eaton
959			`doc`
960
961
962			`ipxact:library="Testbench"`
963			`ipxact:name="toolflow"`
964			`ipxact:version="documentation"/>`
965
966			`:Documentation:`
967			`Verilog`
968
969	131	jt_eaton
970
971	135	jt_eaton
972	131	jt_eaton
973
974
975
976
977	135	jt_eaton
978	131	jt_eaton
979	135	jt_eaton	`clk`
980			`wire`
981			`in`
982
983	131	jt_eaton
984
985	135	jt_eaton	`reset`
986			`wire`
987			`in`
988
989	131	jt_eaton
990
991
992	135	jt_eaton	`enable`
993			`wire`
994			`in`
995
996	131	jt_eaton
997	135	jt_eaton
998	131	jt_eaton
999
1000	135	jt_eaton
1001	131	jt_eaton
1002
1003
1004
1005	135	jt_eaton
1006	131	jt_eaton
1007
1008	135	jt_eaton
1009	131	jt_eaton
1010	135	jt_eaton	`4`
1011			`mb_out`
1012	131	jt_eaton
1013
1014	135	jt_eaton
1015			`mas_0`
1016			`0x00`
1017
1018	131	jt_eaton
1019
1020	135	jt_eaton
1021			`mas_1`
1022			`0x10`
1023
1024	131	jt_eaton
1025
1026	135	jt_eaton
1027			`mas_2`
1028			`0x20`
1029
1030	131	jt_eaton
1031
1032	135	jt_eaton
1033			`mas_3`
1034			`0x30`
1035
1036	131	jt_eaton
1037	135	jt_eaton
1038			`mas_4`
1039			`0x40`
1040
1041	131	jt_eaton
1042
1043	135	jt_eaton
1044			`mas_5`
1045			`0x50`
1046
1047	131	jt_eaton
1048
1049	135	jt_eaton
1050			`mas_6`
1051			`0x60`
1052
1053	131	jt_eaton
1054
1055	135	jt_eaton
1056			`mas_7`
1057			`0x70`
1058
1059	131	jt_eaton
1060
1061	135	jt_eaton
1062			`mas_8`
1063			`0x80`
1064
1065	131	jt_eaton
1066
1067	135	jt_eaton
1068	131	jt_eaton
1069
1070
1071	135	jt_eaton
1072	131	jt_eaton
1073
1074	135	jt_eaton
1075	131	jt_eaton
1076	135	jt_eaton
1077			`mas_0`
1078			`0x10`
1079			`8`
1080
1081	131	jt_eaton
1082	135	jt_eaton
1083			`mas_1`
1084			`0x10`
1085			`8`
1086
1087	131	jt_eaton
1088	135	jt_eaton
1089			`mas_2`
1090			`0x10`
1091			`8`
1092
1093	131	jt_eaton
1094	135	jt_eaton
1095			`mas_3`
1096			`0x10`
1097			`8`
1098
1099	131	jt_eaton
1100	135	jt_eaton
1101			`mas_4`
1102			`0x10`
1103			`8`
1104
1105	131	jt_eaton
1106	135	jt_eaton
1107			`mas_5`
1108			`0x10`
1109			`8`
1110
1111	131	jt_eaton
1112	135	jt_eaton
1113			`mas_6`
1114			`0x10`
1115			`8`
1116
1117	131	jt_eaton
1118	135	jt_eaton
1119			`mas_7`
1120			`0x10`
1121			`8`
1122
1123	131	jt_eaton
1124	135	jt_eaton
1125			`mas_8`
1126			`0x10`
1127			`8`
1128
1129	131	jt_eaton
1130
1131
1132
1133
1134
1135	135	jt_eaton
1136	131	jt_eaton
1137
1138
1139
1140	135	jt_eaton
1141	131	jt_eaton
1142
1143
1144
1145
1146
1147