OpenCores
URL https://opencores.org/ocsvn/socgen/socgen/trunk

Subversion Repositories socgen

[/] [socgen/] [trunk/] [Projects/] [opencores.org/] [logic/] [ip/] [micro_bus/] [sim/] [testbenches/] [xml/] [micro_bus_def_duth.design.xml] - Blame information for rev 135

Details | Compare with Previous | View Log

Line No. Rev Author Line
1 133 jt_eaton
2
9 135 jt_eaton
10 
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
11 133 jt_eaton 
xmlns:socgen="http://opencores.org"
12 
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
13 135 jt_eaton 
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
14 
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
15 
opencores.org
16 
logic
17 
micro_bus
18 
def_duth.design
19
20 133 jt_eaton 
 
21 135 jt_eaton
22 
addr_in
23
24
25
26 133 jt_eaton 
 
27 135 jt_eaton
28 
clk
29
30
31
32 133 jt_eaton 
 
33 135 jt_eaton
34 
data_addr
35
36
37
38 133 jt_eaton 
 
39 135 jt_eaton
40 
data_be
41
42
43
44 133 jt_eaton 
 
45 135 jt_eaton
46 
data_cs
47
48
49
50 133 jt_eaton 
 
51 135 jt_eaton
52 
data_rd
53
54
55
56 133 jt_eaton 
 
57 135 jt_eaton
58 
data_rdata
59
60
61
62 133 jt_eaton 
 
63 135 jt_eaton
64 
data_wdata
65
66
67
68 133 jt_eaton 
 
69 135 jt_eaton
70 
data_wr
71
72
73
74 133 jt_eaton 
 
75 135 jt_eaton
76 
enable
77
78
79
80 133 jt_eaton 
 
81 135 jt_eaton
82 
ext_mem_addr
83
84
85
86 133 jt_eaton 
 
87 135 jt_eaton
88 
ext_mem_cs
89
90
91
92 133 jt_eaton 
 
93 135 jt_eaton
94 
ext_mem_rd
95
96
97
98 133 jt_eaton 
 
99 135 jt_eaton
100 
ext_mem_rdata
101
102
103
104 133 jt_eaton 
 
105 135 jt_eaton
106 
ext_mem_wait
107
108
109
110 133 jt_eaton 
 
111 135 jt_eaton
112 
ext_mem_wdata
113
114
115
116 133 jt_eaton 
 
117 135 jt_eaton
118 
ext_mem_wr
119
120
121
122 133 jt_eaton 
 
123 135 jt_eaton
124 
io_reg_addr
125
126
127
128 133 jt_eaton 
 
129 135 jt_eaton
130 
io_reg_cs
131
132
133
134 133 jt_eaton 
 
135 135 jt_eaton
136 
io_reg_rd
137
138
139
140 133 jt_eaton 
 
141 135 jt_eaton
142 
io_reg_rdata
143
144
145
146 133 jt_eaton 
 
147 135 jt_eaton
148 
io_reg_wait
149
150
151
152 133 jt_eaton 
 
153 135 jt_eaton
154 
io_reg_wdata
155
156
157
158 133 jt_eaton 
 
159 135 jt_eaton
160 
io_reg_wr
161
162
163
164 133 jt_eaton 
 
165 135 jt_eaton
166 
mem_addr
167
168
169
170 133 jt_eaton 
 
171 135 jt_eaton
172 
mem_cs
173
174
175
176 133 jt_eaton 
 
177 135 jt_eaton
178 
mem_rd
179
180
181
182 133 jt_eaton 
 
183 135 jt_eaton
184 
mem_rdata
185
186
187
188 133 jt_eaton 
 
189 135 jt_eaton
190 
mem_wait
191
192
193
194 133 jt_eaton 
 
195 135 jt_eaton
196 
mem_wdata
197
198
199
200 133 jt_eaton 
 
201 135 jt_eaton
202 
mem_wr
203
204
205
206 133 jt_eaton 
 
207 135 jt_eaton
208 
prog_rom_mem_addr
209
210
211
212 133 jt_eaton 
 
213 135 jt_eaton
214 
prog_rom_mem_cs
215
216
217
218 133 jt_eaton 
 
219 135 jt_eaton
220 
prog_rom_mem_rd
221
222
223
224 133 jt_eaton 
 
225 135 jt_eaton
226 
prog_rom_mem_rdata
227
228
229
230 133 jt_eaton 
 
231 135 jt_eaton
232 
prog_rom_mem_wdata
233
234
235
236 133 jt_eaton 
 
237 135 jt_eaton
238 
prog_rom_mem_wr
239
240
241
242 133 jt_eaton 
 
243 135 jt_eaton
244 
rd_in
245
246
247
248 133 jt_eaton 
 
249 135 jt_eaton
250 
rdata_out
251
252
253
254 133 jt_eaton 
 
255 135 jt_eaton
256 
reset
257
258
259
260 133 jt_eaton 
 
261 135 jt_eaton
262 
sh_prog_rom_mem_addr
263
264
265
266 133 jt_eaton 
 
267 135 jt_eaton
268 
sh_prog_rom_mem_cs
269
270
271
272 133 jt_eaton 
 
273 135 jt_eaton
274 
sh_prog_rom_mem_rd
275
276
277
278 133 jt_eaton 
 
279 135 jt_eaton
280 
sh_prog_rom_mem_rdata
281
282
283
284 133 jt_eaton 
 
285 135 jt_eaton
286 
sh_prog_rom_mem_wdata
287
288
289
290 133 jt_eaton 
 
291 135 jt_eaton
292 
sh_prog_rom_mem_wr
293
294
295
296 133 jt_eaton 
 
297 135 jt_eaton
298 
wdata_in
299
300
301
302 133 jt_eaton 
 
303 135 jt_eaton
304 
wr_in
305
306
307
308 133 jt_eaton 
 
309 
 
310 135 jt_eaton
311
312 133 jt_eaton 
 
313 135 jt_eaton
314 
dut
315
316
317 
 ADD
318 
 CH0_BITS
319 
 CH0_MATCH
320 
 CH1_BITS
321 
 CH1_MATCH
322 
 CH2_BITS
323 
 CH2_MATCH
324 
 CH3_BITS
325 
 CH3_MATCH
326 
 CH4_BITS
327 
 CH4_MATCH
328 
 CH5_BITS
329 
 CH5_MATCH
330
331
332
333

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.