OpenCores
URL https://opencores.org/ocsvn/socgen/socgen/trunk

Subversion Repositories socgen

[/] [socgen/] [trunk/] [Projects/] [opencores.org/] [logic/] [ip/] [uart/] [rtl/] [xml/] [uart_rx.design.xml] - Blame information for rev 135

Details | Compare with Previous | View Log

Line No. Rev Author Line
1 131 jt_eaton
2
30 135 jt_eaton
31
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
32 131 jt_eaton
xmlns:socgen="http://opencores.org"
33
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
34 135 jt_eaton
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
35
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
36 131 jt_eaton
 
37 135 jt_eaton
opencores.org
38
logic
39
uart
40
rx.design
41 131 jt_eaton
 
42
 
43
 
44
 
45 135 jt_eaton
46 131 jt_eaton
 
47
 
48
 
49 135 jt_eaton
baud_clk
50
wire
51 131 jt_eaton
 
52
53
 
54
 
55 135 jt_eaton
baud_clk_div
56
wire
57 131 jt_eaton
 
58
59
 
60
 
61 135 jt_eaton
fifo_data_out
62
wire
63
64
70
65 131 jt_eaton
66
 
67
 
68 135 jt_eaton
fifo_full
69
wire
70 131 jt_eaton
 
71
72
 
73
 
74
 
75 135 jt_eaton
fifo_empty
76
wire
77 131 jt_eaton
 
78
79
 
80
 
81
 
82 135 jt_eaton
fifo_over_run
83
wire
84 131 jt_eaton
 
85
86
 
87
 
88
 
89 135 jt_eaton
fifo_under_run
90
wire
91 131 jt_eaton
 
92
93
 
94
 
95 135 jt_eaton
cde_buffer_empty
96
wire
97 131 jt_eaton
 
98
99
 
100
 
101
 
102 135 jt_eaton
xmit_start
103
reg
104 131 jt_eaton
 
105
106
 
107
 
108
 
109 135 jt_eaton
xmit_enable
110
wire
111 131 jt_eaton
 
112
113
 
114
 
115 135 jt_eaton
txd_break_n
116
wire
117 131 jt_eaton
118
 
119 135 jt_eaton
rxd_pad_synced
120
wire
121 131 jt_eaton
122
 
123
 
124
 
125 135 jt_eaton
126 131 jt_eaton
 
127
 
128
 
129
 
130
 
131
 
132
 
133
 
134 135 jt_eaton
135 131 jt_eaton
 
136 135 jt_eaton
 
137
      clk
138
      
139
      
140
      
141
      
142
      
143
      
144
    
145 131 jt_eaton
 
146
 
147 135 jt_eaton
 
148
      reset
149
      
150
      
151
      
152
      
153
      
154
    
155 131 jt_eaton
 
156
 
157 135 jt_eaton
 
158 131 jt_eaton
 
159 135 jt_eaton
      
160
    
161 131 jt_eaton
 
162 135 jt_eaton
 
163
      baud_clk_div
164
      
165
    
166 131 jt_eaton
 
167
 
168 135 jt_eaton
 
169
      xmit_enable
170
      
171
    
172 131 jt_eaton
 
173
 
174 135 jt_eaton
 
175
      
176
    
177 131 jt_eaton
 
178 135 jt_eaton
 
179
      
180
    
181 131 jt_eaton
 
182
 
183 135 jt_eaton
 
184
      baud_clk
185
      
186
    
187 131 jt_eaton
 
188
 
189
 
190
 
191 135 jt_eaton
 
192
      baud_clk_div
193
      
194
    
195 131 jt_eaton
 
196
 
197 135 jt_eaton
 
198
      parity_enable
199
      
200
    
201 131 jt_eaton
 
202
 
203 135 jt_eaton
 
204
      rxd_parity
205
      
206
    
207 131 jt_eaton
 
208
 
209 135 jt_eaton
 
210
      rxd_force_parity
211
      
212
    
213 131 jt_eaton
 
214
 
215
 
216 135 jt_eaton
 
217
      rxd_pad_in
218
      
219
    
220 131 jt_eaton
 
221
 
222
 
223 135 jt_eaton
 
224
      rxd_pad_synced
225
      
226
      
227
    
228 131 jt_eaton
 
229
 
230
 
231
 
232
 
233 135 jt_eaton
 
234
      rxd_data_avail_stb
235
      
236
    
237 131 jt_eaton
 
238
 
239 135 jt_eaton
 
240
      rxd_data_out
241
      
242
    
243 131 jt_eaton
 
244
 
245 135 jt_eaton
 
246
      rxd_parity_error
247
      
248
    
249 131 jt_eaton
 
250
 
251 135 jt_eaton
 
252
      rxd_stop_error
253
      
254
    
255 131 jt_eaton
 
256
 
257 135 jt_eaton
 
258
      rxd_data_avail
259
      
260
    
261 131 jt_eaton
 
262
 
263 135 jt_eaton
 
264
      xmit_enable
265
      
266
    
267 131 jt_eaton
 
268
 
269 135 jt_eaton
 
270
      parity_enable
271
      
272
    
273 131 jt_eaton
 
274
 
275
 
276 135 jt_eaton
 
277
      txd_force_parity
278
      
279
    
280 131 jt_eaton
 
281
 
282
 
283 135 jt_eaton
 
284
      txd_parity
285
      
286
    
287 131 jt_eaton
 
288
 
289
 
290 135 jt_eaton
 
291
      xmit_start
292
      
293
    
294 131 jt_eaton
 
295
 
296 135 jt_eaton
 
297 131 jt_eaton
 
298 135 jt_eaton
      
299
    
300 131 jt_eaton
 
301
 
302
 
303 135 jt_eaton
 
304
      txd_break_n
305
      
306
    
307 131 jt_eaton
 
308 135 jt_eaton
 
309
      fifo_data_out
310
      
311
    
312 131 jt_eaton
 
313 135 jt_eaton
 
314
      cde_buffer_empty
315
      
316
    
317 131 jt_eaton
 
318 135 jt_eaton
 
319
      txd_pad_out
320
      
321
    
322 131 jt_eaton
 
323
 
324
 
325 135 jt_eaton
326 131 jt_eaton
 
327
 
328
 
329
 
330
 
331
 
332
 
333 135 jt_eaton
334 131 jt_eaton
 
335 135 jt_eaton
336
serial_rcvr
337
338
339
 RX_FIFO_SIZE
340
 RX_FIFO_WORDS
341
342
343 131 jt_eaton
 
344 135 jt_eaton
345
cde_serial_xmit 
346
347 131 jt_eaton
 
348
 
349 135 jt_eaton
350
divider
351
352
353
 PRE_SIZE
354
355
356 131 jt_eaton
 
357
 
358 135 jt_eaton
359
x_divider
360
361
362
 4
363
364
365 131 jt_eaton
 
366
 
367
 
368
 
369
 
370 135 jt_eaton
371
filter 
372
373 131 jt_eaton
 
374
 
375 135 jt_eaton
376 131 jt_eaton
 
377
 
378
 
379
 
380
 
381
 
382
 
383 135 jt_eaton

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.