OpenCores
URL https://opencores.org/ocsvn/socgen/socgen/trunk

Subversion Repositories socgen

[/] [socgen/] [trunk/] [Projects/] [opencores.org/] [logic/] [ip/] [uart/] [rtl/] [xml/] [uart_tx.design.xml] - Blame information for rev 135

Details | Compare with Previous | View Log

Line No. Rev Author Line
1 131 jt_eaton
2
30 135 jt_eaton
31 
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
32 131 jt_eaton 
xmlns:socgen="http://opencores.org"
33 
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
34 135 jt_eaton 
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
35 
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
36 131 jt_eaton 
 
37 135 jt_eaton 
opencores.org
38 
logic
39 
uart
40 
tx.design
41 131 jt_eaton 
 
42 
 
43 
 
44 
 
45 135 jt_eaton
46 131 jt_eaton 
 
47 
 
48 
 
49 135 jt_eaton 
baud_clk
50 
wire
51 131 jt_eaton 
 
52
53 
 
54 
 
55 135 jt_eaton 
baud_clk_div
56 
wire
57 131 jt_eaton 
 
58
59 
 
60 
 
61 135 jt_eaton 
fifo_data_out
62 
wire
63
64 
70
65 131 jt_eaton
66 
 
67 
 
68 135 jt_eaton 
fifo_full
69 
wire
70 131 jt_eaton 
 
71
72 
 
73 
 
74 
 
75 135 jt_eaton 
fifo_empty
76 
wire
77 131 jt_eaton 
 
78
79 
 
80 
 
81 
 
82 135 jt_eaton 
fifo_over_run
83 
wire
84 131 jt_eaton 
 
85
86 
 
87 
 
88 
 
89 135 jt_eaton 
fifo_under_run
90 
wire
91 131 jt_eaton 
 
92
93 
 
94 
 
95 135 jt_eaton 
cde_buffer_empty
96 
wire
97 131 jt_eaton 
 
98
99 
 
100 
 
101 
 
102 135 jt_eaton 
xmit_start
103 
reg
104 131 jt_eaton 
 
105
106 
 
107 
 
108 
 
109 135 jt_eaton 
xmit_enable
110 
wire
111 131 jt_eaton 
 
112
113 
 
114 
 
115 135 jt_eaton 
txd_break_n
116 
wire
117 131 jt_eaton 
 
118
119 
 
120 
 
121 135 jt_eaton 
fifo_pop
122 
wire
123 131 jt_eaton
124 
 
125 
 
126 135 jt_eaton 
rxd_pad_synced
127 
wire
128 131 jt_eaton
129 
 
130 
 
131 
 
132 135 jt_eaton
133 131 jt_eaton 
 
134 
 
135 135 jt_eaton
136 131 jt_eaton 
 
137 135 jt_eaton
138 
      clk
139
140
141
142
143
144
145
146
147 131 jt_eaton 
 
148 135 jt_eaton
149 
      reset
150
151
152
153
154
155
156
157 131 jt_eaton 
 
158 135 jt_eaton
159 
      txd_load
160
161
162
163 131 jt_eaton 
 
164 135 jt_eaton
165 
      txd_data_in
166
167
168
169 131 jt_eaton 
 
170 135 jt_eaton
171 
      fifo_pop
172
173
174
175 131 jt_eaton 
 
176 135 jt_eaton
177 
      fifo_data_out
178
179
180
181 131 jt_eaton 
 
182 135 jt_eaton
183 
      fifo_full
184
185
186
187 131 jt_eaton 
 
188 135 jt_eaton
189 
      fifo_empty
190
191
192
193 131 jt_eaton 
 
194 135 jt_eaton
195 
      fifo_over_run
196
197
198
199 131 jt_eaton 
 
200 135 jt_eaton
201 
      fifo_under_run
202
203
204
205 131 jt_eaton 
 
206 135 jt_eaton
207 
      baud_clk_div
208
209
210
211 131 jt_eaton 
 
212 135 jt_eaton
213 
      xmit_enable
214
215
216
217 131 jt_eaton 
 
218 135 jt_eaton
219 
      baud_clk
220
221
222
223 131 jt_eaton 
 
224 135 jt_eaton
225 
      baud_clk_div
226
227
228
229 131 jt_eaton 
 
230 135 jt_eaton
231 
      parity_enable
232
233
234
235 131 jt_eaton 
 
236 135 jt_eaton
237 
      rxd_parity
238
239
240
241 131 jt_eaton 
 
242 135 jt_eaton
243 
      rxd_force_parity
244
245
246
247 131 jt_eaton 
 
248 135 jt_eaton
249 
      rxd_pad_in
250
251
252
253 131 jt_eaton 
 
254 135 jt_eaton
255 
      rxd_pad_synced
256
257
258
259
260 131 jt_eaton 
 
261 135 jt_eaton
262 
      rxd_data_avail_stb
263
264
265
266 131 jt_eaton 
 
267 135 jt_eaton
268 
      rxd_data_out
269
270
271
272 131 jt_eaton 
 
273 135 jt_eaton
274 
      rxd_parity_error
275
276
277
278 131 jt_eaton 
 
279 135 jt_eaton
280 
      rxd_stop_error
281
282
283
284 131 jt_eaton 
 
285 135 jt_eaton
286 
      rxd_data_avail
287
288
289
290 131 jt_eaton 
 
291 135 jt_eaton
292 
      xmit_enable
293
294
295
296 131 jt_eaton 
 
297 135 jt_eaton
298 
      parity_enable
299
300
301
302 131 jt_eaton 
 
303 135 jt_eaton
304 
      txd_force_parity
305
306
307
308 131 jt_eaton 
 
309 135 jt_eaton
310 
      txd_parity
311
312
313
314 131 jt_eaton 
 
315 135 jt_eaton
316 
      xmit_start
317
318
319
320 131 jt_eaton 
 
321 135 jt_eaton
322 
      txd_break_n
323
324
325
326 131 jt_eaton 
 
327 135 jt_eaton
328 
      fifo_data_out
329
330
331
332 131 jt_eaton 
 
333 135 jt_eaton
334 
      cde_buffer_empty
335
336
337
338 131 jt_eaton 
 
339 135 jt_eaton
340 
      txd_pad_out
341
342
343
344 131 jt_eaton 
 
345 135 jt_eaton
346
347
348 131 jt_eaton 
 
349 135 jt_eaton
350
351
352 131 jt_eaton 
 
353 135 jt_eaton
354
355
356 131 jt_eaton 
 
357 135 jt_eaton
358
359
360 131 jt_eaton 
 
361 
 
362 
 
363 
 
364 135 jt_eaton
365 131 jt_eaton 
 
366 
 
367 
 
368 
 
369 
 
370 
 
371 135 jt_eaton
372 131 jt_eaton 
 
373 135 jt_eaton
374 
serial_rcvr
375
376
377 131 jt_eaton 
 
378 
 
379 135 jt_eaton
380 
cde_serial_xmit
381
382
383 131 jt_eaton 
 
384 
 
385 135 jt_eaton
386 
divider
387
388
389 
 PRE_SIZE
390
391
392 131 jt_eaton 
 
393 
 
394 
 
395 135 jt_eaton
396 
fifo
397
398
399 
 SIZE
400 
 TX_FIFO_SIZE
401 
 TX_FIFO_WORDS
402
403
404 131 jt_eaton 
 
405 
 
406 135 jt_eaton
407 
x_divider
408
409
410 
 4
411
412
413 131 jt_eaton 
 
414 
 
415 
 
416 
 
417 135 jt_eaton
418 
filter
419
420
421 131 jt_eaton 
 
422 
 
423 135 jt_eaton
424 131 jt_eaton 
 
425 
 
426 
 
427 
 
428 
 
429 
 
430 135 jt_eaton

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.