URL
https://opencores.org/ocsvn/versatile_fifo/versatile_fifo/trunk
Subversion Repositories versatile_fifo
Compare Revisions
- This comparison shows the changes necessary to convert path
/
- from Rev 17 to Rev 18
- ↔ Reverse comparison
Rev 17 → Rev 18
/versatile_fifo/trunk/rtl/verilog/versatile_fifo_dual_port_ram_sc_sw.v
7,8 → 7,8
adr_b, |
clk |
); |
parameter DATA_WIDTH = `DATA_WIDTH; |
parameter ADDR_WIDTH = `ADDR_WIDTH; |
parameter DATA_WIDTH = 32; |
parameter ADDR_WIDTH = 8; |
input [(DATA_WIDTH-1):0] d_a; |
input [(ADDR_WIDTH-1):0] adr_a; |
input [(ADDR_WIDTH-1):0] adr_b; |
/versatile_fifo/trunk/rtl/verilog/versatile_fifo_dual_port_ram_dc_sw.v
8,8 → 8,8
adr_b, |
clk_b |
); |
parameter DATA_WIDTH = `DATA_WIDTH; |
parameter ADDR_WIDTH = `ADDR_WIDTH; |
parameter DATA_WIDTH = 32; |
parameter ADDR_WIDTH = 8; |
input [(DATA_WIDTH-1):0] d_a; |
input [(ADDR_WIDTH-1):0] adr_a; |
input [(ADDR_WIDTH-1):0] adr_b; |
/versatile_fifo/trunk/rtl/verilog/versatile_fifo_dual_port_ram_sc_dw.v
10,8 → 10,8
we_b, |
clk |
); |
parameter DATA_WIDTH = `DATA_WIDTH; |
parameter ADDR_WIDTH = `ADDR_WIDTH; |
parameter DATA_WIDTH = 32; |
parameter ADDR_WIDTH = 8; |
input [(DATA_WIDTH-1):0] d_a; |
input [(ADDR_WIDTH-1):0] adr_a; |
input [(ADDR_WIDTH-1):0] adr_b; |
/versatile_fifo/trunk/rtl/verilog/versatile_fifo_dual_port_ram.v
25,8 → 25,8
`endif |
); |
|
parameter DATA_WIDTH = `DATA_WIDTH; |
parameter ADDR_WIDTH = `ADDR_WIDTH; |
parameter DATA_WIDTH = 32; |
parameter ADDR_WIDTH = 8; |
|
input [(DATA_WIDTH-1):0] d_a; |
input [(ADDR_WIDTH-1):0] adr_a; |
/versatile_fifo/trunk/rtl/verilog/versatile_fifo_dual_port_ram_dc_dw.v
11,8 → 11,8
we_b, |
clk_b |
); |
parameter DATA_WIDTH = `DATA_WIDTH; |
parameter ADDR_WIDTH = `ADDR_WIDTH; |
parameter DATA_WIDTH = 32; |
parameter ADDR_WIDTH = 8; |
input [(DATA_WIDTH-1):0] d_a; |
input [(ADDR_WIDTH-1):0] adr_a; |
input [(ADDR_WIDTH-1):0] adr_b; |