URL
https://opencores.org/ocsvn/openjtag-project/openjtag-project/trunk
Subversion Repositories openjtag-project
[/] [openjtag-project/] [trunk/] [OpenJTAG/] [Quartus_II/] [Open_JTAG.pin] - Rev 18
Compare with Previous | Blame | View Log
-- Copyright (C) 1991-2010 Altera Corporation-- Your use of Altera Corporation's design tools, logic functions-- and other software and tools, and its AMPP partner logic-- functions, and any output files from any of the foregoing-- (including device programming or simulation files), and any-- associated documentation or information are expressly subject-- to the terms and conditions of the Altera Program License-- Subscription Agreement, Altera MegaCore Function License-- Agreement, or other applicable license agreement, including,-- without limitation, that your use is for the sole purpose of-- programming logic devices manufactured by Altera and sold by-- Altera or its authorized distributors. Please refer to the-- applicable agreement for further details.---- This is a Quartus II output file. It is for reporting purposes only, and is-- not intended for use as a Quartus II input file. This file cannot be used-- to make Quartus II pin assignments - for instructions on how to make pin-- assignments, please see Quartus II help.-------------------------------------------------------------------------------------------------------------------------------------------------------------------- NC : No Connect. This pin has no internal connection to the device.-- DNU : Do Not Use. This pin MUST NOT be connected.-- VCCINT : Dedicated power pin, which MUST be connected to VCC (2.5V/3.3V).-- VCCIO : Dedicated power pin, which MUST be connected to VCC-- of its bank.-- Bank 1: 3.3V-- Bank 2: 3.3V-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.-- It can also be used to report unused dedicated pins. The connection-- on the board for unused dedicated pins depends on whether this will-- be used in a future design. One example is device migration. When-- using device migration, refer to the device pin-tables. If it is a-- GND pin in the pin table or if it will not be used in a future design-- for another purpose the it MUST be connected to GND. If it is an unused-- dedicated pin, then it can be connected to a valid signal on the board-- (low, high, or toggling) if that signal is required for a different-- revision of the design.-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.-- This pin should be connected to GND. It may also be connected to a-- valid signal on the board (low, high, or toggling) if that signal-- is required for a different revision of the design.-- GND* : Unused I/O pin. For transceiver I/O banks, connect each pin marked GND*-- either individually through a 10k Ohm resistor to GND or tie all pins-- together and connect through a single 10k Ohm resistor to GND.-- For non-transceiver I/O banks, connect each pin marked GND* directly to GND-- or leave it unconnected.-- RESERVED : Unused I/O pin, which MUST be left unconnected.-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.-- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor.-- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry.-- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high.-------------------------------------------------------------------------------------------------------------------------------------------------------------------- Pin directions (input, output or bidir) are based on device operating in user mode.---------------------------------------------------------------------------------Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web EditionCHIP "Open_JTAG" ASSIGNED TO AN: EPM570T100C5Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment-------------------------------------------------------------------------------------------------------------wrk : 1 : output : 3.3-V LVTTL : : 2 : NGND* : 2 : : : : 1 :rd : 3 : output : 3.3-V LVTTL : : 1 : Ntrst : 4 : output : 3.3-V LVTTL : : 1 : Nnew_state[0] : 5 : output : 3.3-V LVTTL : : 1 : NGND* : 6 : : : : 1 :GND* : 7 : : : : 1 :new_state[3] : 8 : output : 3.3-V LVTTL : : 1 : NVCCIO1 : 9 : power : : 3.3V : 1 :GNDIO : 10 : gnd : : : :GNDINT : 11 : gnd : : : :clk : 12 : input : 3.3-V LVTTL : : 1 : NVCCINT : 13 : power : : 2.5V/3.3V : :wr : 14 : output : 3.3-V LVTTL : : 1 : Ntdi : 15 : output : 3.3-V LVTTL : : 1 : NGND* : 16 : : : : 1 :sm[0] : 17 : output : 3.3-V LVTTL : : 1 : Ndb[7] : 18 : bidir : 3.3-V LVTTL : : 1 : NGND* : 19 : : : : 1 :GND* : 20 : : : : 1 :GND* : 21 : : : : 1 :TMS : 22 : input : : : 1 :TDI : 23 : input : : : 1 :TCK : 24 : input : : : 1 :TDO : 25 : output : : : 1 :GND* : 26 : : : : 1 :GND* : 27 : : : : 1 :GND* : 28 : : : : 1 :new_state[1] : 29 : output : 3.3-V LVTTL : : 1 : Nsm[1] : 30 : output : 3.3-V LVTTL : : 1 : NVCCIO1 : 31 : power : : 3.3V : 1 :GNDIO : 32 : gnd : : : :new_state[2] : 33 : output : 3.3-V LVTTL : : 1 : Ndb[6] : 34 : bidir : 3.3-V LVTTL : : 1 : NGND* : 35 : : : : 1 :db[5] : 36 : bidir : 3.3-V LVTTL : : 1 : NGNDINT : 37 : gnd : : : :txe : 38 : input : 3.3-V LVTTL : : 1 : NVCCINT : 39 : power : : 2.5V/3.3V : :db[2] : 40 : bidir : 3.3-V LVTTL : : 1 : Ndb[1] : 41 : bidir : 3.3-V LVTTL : : 1 : Ndb[4] : 42 : bidir : 3.3-V LVTTL : : 1 : Nsm[2] : 43 : output : 3.3-V LVTTL : : 1 : Nwcks : 44 : output : 3.3-V LVTTL : : 1 : NVCCIO1 : 45 : power : : 3.3V : 1 :GNDIO : 46 : gnd : : : :GND* : 47 : : : : 1 :GND* : 48 : : : : 1 :GND* : 49 : : : : 1 :GND* : 50 : : : : 1 :GND* : 51 : : : : 1 :GND* : 52 : : : : 2 :GND* : 53 : : : : 2 :GND* : 54 : : : : 2 :GND* : 55 : : : : 2 :GND* : 56 : : : : 2 :GND* : 57 : : : : 2 :GND* : 58 : : : : 2 :VCCIO2 : 59 : power : : 3.3V : 2 :GNDIO : 60 : gnd : : : :GND* : 61 : : : : 2 :GND* : 62 : : : : 2 :VCCINT : 63 : power : : 2.5V/3.3V : :db[0] : 64 : bidir : 3.3-V LVTTL : : 2 : NGNDINT : 65 : gnd : : : :GND* : 66 : : : : 2 :GND* : 67 : : : : 2 :GND* : 68 : : : : 2 :GND* : 69 : : : : 2 :sm[3] : 70 : output : 3.3-V LVTTL : : 2 : Nrxf : 71 : input : 3.3-V LVTTL : : 2 : NGND* : 72 : : : : 2 :rst : 73 : input : 3.3-V LVTTL : : 2 : NGND* : 74 : : : : 2 :GND* : 75 : : : : 2 :GND* : 76 : : : : 2 :GND* : 77 : : : : 2 :GND* : 78 : : : : 2 :GNDIO : 79 : gnd : : : :VCCIO2 : 80 : power : : 3.3V : 2 :GND* : 81 : : : : 2 :GND* : 82 : : : : 2 :GND* : 83 : : : : 2 :GND* : 84 : : : : 2 :GND* : 85 : : : : 2 :GND* : 86 : : : : 2 :tms : 87 : output : 3.3-V LVTTL : : 2 : NVCCINT : 88 : power : : 2.5V/3.3V : :GND* : 89 : : : : 2 :GNDINT : 90 : gnd : : : :tdo : 91 : input : 3.3-V LVTTL : : 2 : Ndb[3] : 92 : bidir : 3.3-V LVTTL : : 2 : NGNDIO : 93 : gnd : : : :VCCIO2 : 94 : power : : 3.3V : 2 :GND* : 95 : : : : 2 :GND* : 96 : : : : 2 :tck : 97 : output : 3.3-V LVTTL : : 2 : NGND* : 98 : : : : 2 :GND* : 99 : : : : 2 :GND* : 100 : : : : 2 :