URL
https://opencores.org/ocsvn/pcie_ds_dma/pcie_ds_dma/trunk
Subversion Repositories pcie_ds_dma
[/] [pcie_ds_dma/] [trunk/] [projects/] [sp605_lx45t_wishbone/] [compile.cfg] - Rev 38
Go to most recent revision | Compare with Previous | Blame | View Log
[View]Entity=stend_sp605_wishboneArchitecture=stend_sp605_wishboneTopLevelType=1[file:.\src\top\sp605_lx45t_wishbone_sopc_wb.vhd]Enabled=1[file:.\src\top\sp605_lx45t_wishbone.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\pcie_ctrl\core64_type_pkg.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\pcie_ctrl\core64_interrupt.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\pcie_ctrl\core64_pb_disp.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\pcie_ctrl\core64_reg_access.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\pcie_ctrl\core64_rx_engine.vhd]Enabled=0[file:.\src\pcie_src\pcie_core64_m1\pcie_ctrl\core64_rx_engine_m2.vhd]Enabled=0[file:.\src\pcie_src\pcie_core64_m1\pcie_ctrl\core64_rx_engine_m4.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\pcie_ctrl\core64_tx_engine.vhd]Enabled=0[file:.\src\pcie_src\pcie_core64_m1\pcie_ctrl\core64_tx_engine_m2.vhd]Enabled=0[file:.\src\pcie_src\pcie_core64_m1\pcie_ctrl\core64_tx_engine_m4.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_s6\cl_s6pcie_m2.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_s6\gtpa1_dual_wrapper.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_s6\gtpa1_dual_wrapper_tile.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_s6\pcie_brams_s6.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_s6\pcie_bram_s6.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_s6\pcie_bram_top_s6.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\axi_basic_rx.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\axi_basic_rx_null_gen.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\axi_basic_rx_pipeline.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\axi_basic_top.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\axi_basic_tx.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\axi_basic_tx_pipeline.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\axi_basic_tx_thrtl_ctl.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\cl_v6pcie_m1.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\cl_v6pcie_x4.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\cl_v6pcie_x4.xco]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\gtx_drp_chanalign_fix_3752_v6.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\gtx_rx_valid_filter_v6.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\gtx_tx_sync_rate_v6.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\gtx_wrapper_v6.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\pcie_2_0_v6.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\pcie_brams_v6.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\pcie_bram_top_v6.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\pcie_bram_v6.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\pcie_clocking_v6.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\pcie_gtx_v6.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\pcie_pipe_lane_v6.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\pcie_pipe_misc_v6.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\pcie_pipe_v6.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\pcie_reset_delay_v6.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\source_virtex6\pcie_upconfig_fix_3451_v6.vhd]Enabled=1[file:.\src\pcie_src\components\coregen\ctrl_fifo64x34fw.vhd]Enabled=1[file:.\src\pcie_src\components\coregen\ctrl_fifo64x37st.vhd]Enabled=1[file:.\src\pcie_src\components\coregen\ctrl_fifo64x67fw.vhd]Enabled=1[file:.\src\pcie_src\components\coregen\ctrl_fifo64x70st.vhd]Enabled=1[file:.\src\pcie_src\components\coregen\ctrl_fifo512x64st_v0.vhd]Enabled=1[file:.\src\pcie_src\components\rtl\host_pkg.vhd]Enabled=1[file:.\src\pcie_src\components\rtl\core64_pb_transaction.vhd]Enabled=1[file:.\src\pcie_src\components\rtl\ctrl_ram16_v1.vhd]Enabled=1[file:.\src\pcie_src\components\rtl\core64_pb_wishbone.vhd]Enabled=1[file:.\src\pcie_src\components\rtl\core64_pb_wishbone_ctrl.v]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\pcie_fifo_ext\ctrl_dma_adr.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\pcie_fifo_ext\ctrl_dma_ext_cmd.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\pcie_fifo_ext\ctrl_ext_descriptor.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\pcie_fifo_ext\ctrl_main.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\pcie_fifo_ext\ctrl_ram_cmd_pb.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\pcie_fifo_ext\ctrl_ram_cmd.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\pcie_fifo_ext\ctrl_ext_ram.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\pcie_fifo_ext\block_pe_fifo_ext.vhd]Enabled=1[file:.\src\pcie_src\pcie_core64_m1\top\pcie_core64_m1.vhd]Enabled=0[file:.\src\pcie_src\pcie_core64_m1\top\pcie_core64_m4.vhd]Enabled=0[file:.\src\pcie_src\pcie_core64_m1\top\pcie_core64_m6.vhd]Enabled=1[file:.\src\pcie_src\components\block_main\block_pe_main.vhd]Enabled=1[file:.\src\pcie_src\components\pcie_core\pcie_core64_m7.vhd]Enabled=0[file:.\src\pcie_src\components\pcie_core\pcie_core64_wishbone.vhd]Enabled=1[file:.\src\pcie_src\pcie_sim\sim\block_pkg.vhd]Enabled=1[file:.\src\pcie_src\pcie_sim\sim\cmd_sim_pkg.vhd]Enabled=1[file:.\src\pcie_src\pcie_sim\sim\root_memory_pkg.vhd]Enabled=1[file:.\src\pcie_src\pcie_sim\sim\trd_pcie_pkg.vhd]Enabled=1[file:.\src\pcie_src\pcie_sim\dsport\glbl.v]Enabled=1[file:.\src\pcie_src\pcie_sim\dsport\pcie_2_0_rport_v6.vhd]Enabled=1[file:.\src\pcie_src\pcie_sim\dsport\pcie_2_0_v6_rp.vhd]Enabled=1[file:.\src\pcie_src\pcie_sim\dsport\pci_exp_usrapp_cfg.vhd]Enabled=1[file:.\src\pcie_src\pcie_sim\dsport\pci_exp_usrapp_pl.vhd]Enabled=1[file:.\src\pcie_src\pcie_sim\dsport\pci_exp_usrapp_rx_m2.vhd]Enabled=1[file:.\src\pcie_src\pcie_sim\dsport\pci_exp_usrapp_tx_m2.vhd]Enabled=1[file:.\src\pcie_src\pcie_sim\dsport\test_interface.vhd]Enabled=1[file:.\src\pcie_src\pcie_sim\dsport\xilinx_pcie_rport_m2.vhd]Enabled=1[file:.\src\wishbone\coregen\ctrl_fifo1024x64_st_v1.vhd]Enabled=1[file:.\src\wishbone\cross\wb_conmax_arb.v]Enabled=1[file:.\src\wishbone\cross\wb_conmax_defines.v]Enabled=1[file:.\src\wishbone\cross\wb_conmax_master_if.v]Enabled=1[file:.\src\wishbone\cross\wb_conmax_msel.v]Enabled=1[file:.\src\wishbone\cross\wb_conmax_pri_dec.v]Enabled=1[file:.\src\wishbone\cross\wb_conmax_pri_enc.v]Enabled=1[file:.\src\wishbone\cross\wb_conmax_rf.v]Enabled=1[file:.\src\wishbone\cross\wb_conmax_slave_if.v]Enabled=1[file:.\src\wishbone\cross\wb_conmax_top.v]Enabled=1[file:.\src\wishbone\cross\wb_conmax_top_pkg.vhd]Enabled=1[file:.\src\wishbone\block_test_generate\block_generate_wb_burst_slave.v]Enabled=1[file:.\src\wishbone\block_test_generate\block_generate_wb_config_slave.vhd]Enabled=1[file:.\src\wishbone\block_test_generate\block_generate_wb_pkg.vhd]Enabled=1[file:.\src\wishbone\block_test_generate\cl_test_generate.vhd]Enabled=1[file:.\src\wishbone\block_test_generate\block_test_generate_wb.vhd]Enabled=1[file:.\src\wishbone\block_test_check\block_check_wb_pkg.vhd]Enabled=1[file:.\src\wishbone\block_test_check\block_check_wb_burst_slave.v]Enabled=1[file:.\src\wishbone\block_test_check\block_check_wb_config_slave.vhd]Enabled=1[file:.\src\wishbone\block_test_check\cl_test_check.vhd]Enabled=1[file:.\src\wishbone\block_test_check\block_test_check_wb.vhd]Enabled=1[file:.\src\testbench\stend_sp605_wishbone.vhd]Enabled=1[file:.\src\testbench\test_pkg.vhd]Enabled=1[file:.\src\testbench\wb_block_pkg.vhd]Enabled=1[file:.\src\testbench\ahdl\test_gen.awf]Enabled=1[file:.\src\testbench\ahdl\pb_wishbone.awf]Enabled=1[file:.\src\testbench\ahdl\rx.awf]Enabled=1[file:.\src\testbench\ahdl\tx.awf]Enabled=1[file:.\src\testbench\ahdl\run_ahdl.tcl]Enabled=1[file:.\src\pcie_src\components\pcie_core\pcie_core64_wishbone_m8.vhd]Enabled=0[file:.\src\testbench\log\console_test_adm_read_8kb.log]Enabled=1[file:.\src\testbench\log\console_test_dsc_incorrect.log]Enabled=1[file:.\src\testbench\log\console_test_read 4 kB.log]Enabled=1[file:.\src\testbench\log\console_test_read_4kB.log]Enabled=1[file:.\src\testbench\log\file_id_0.log]Enabled=1[file:.\src\testbench\log\file_id_1.log]Enabled=1[file:.\src\testbench\log\file_id_2.log]Enabled=1[file:.\src\testbench\log\global_tc_summary.log]Enabled=1[file:.\synthesis\sp605_lx45t_wishbone.vhd]Enabled=1LIB=sp605_lx45t_wishbone_post_synthesisSIM.POST.INCLUDED=1SIM.FUNC.INCLUDED=0SIM.POST.AUTO=1SIM.POST.INDEX=0[file:.\src\DESIGN_STATUS\2013_07_26_01_18\ComputerInformation.txt]Enabled=1[file:.\src\DESIGN_STATUS\2013_07_26_01_18\DesignInformation.txt]Enabled=1[file:.\src\DESIGN_STATUS\2013_07_26_01_18\DesignFiles.txt]Enabled=1[file:.\src\DESIGN_STATUS\2013_07_26_01_18\LibrariesList.txt]Enabled=1[file:.\src\DESIGN_STATUS\2013_07_26_01_18\synthesis_synthesis.dfml]Enabled=1[file:.\src\DESIGN_STATUS\2013_07_26_01_18\implement_ver1_rev1_implementation.dfml]Enabled=1
Go to most recent revision | Compare with Previous | Blame | View Log