OpenCores
URL https://opencores.org/ocsvn/socgen/socgen/trunk

Subversion Repositories socgen

[/] [socgen/] [trunk/] [Projects/] [digilentinc.com/] [nexys2/] [ip/] [iceskate/] [sim/] [testbenches/] [xml/] [fpgas_iceskate_bfm.design.xml] - Rev 135

Compare with Previous | Blame | View Log

<?xml version="1.0" encoding="utf-8"?>
<!--

-->
<ipxact:design 
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
xmlns:socgen="http://opencores.org"
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">

<ipxact:vendor>digilentinc.com</ipxact:vendor>
<ipxact:library>nexys2</ipxact:library>
<ipxact:name>iceskate</ipxact:name>
<ipxact:version>bfm.design</ipxact:version>  









 <ipxact:adHocConnections>

     <ipxact:adHocConnection>
       <ipxact:name>clk</ipxact:name>
       <ipxact:externalPortReference portRef="clk"/>
       <ipxact:internalPortReference componentRef="jtag_model"   portRef="clk"/>

     </ipxact:adHocConnection>

     <ipxact:adHocConnection>
       <ipxact:name>reset</ipxact:name>
       <ipxact:externalPortReference portRef="reset"/>
       <ipxact:internalPortReference componentRef="jtag_model"   portRef="reset"/>
     </ipxact:adHocConnection>

     <ipxact:adHocConnection>
       <ipxact:name>tclk_pad_in</ipxact:name>
       <ipxact:externalPortReference portRef="tclk_pad_in"/>
       <ipxact:internalPortReference componentRef="jtag_model"   portRef="tclk"/>
       <ipxact:internalPortReference componentRef="dut"          portRef="tclk_pad_in"/>
     </ipxact:adHocConnection>

     <ipxact:adHocConnection>
       <ipxact:name>tms_pad_in</ipxact:name>
       <ipxact:externalPortReference portRef="tms_pad_in"/>
       <ipxact:internalPortReference componentRef="jtag_model"   portRef="tms"/>
       <ipxact:internalPortReference componentRef="dut"   portRef="tms_pad_in"/>
     </ipxact:adHocConnection>

     <ipxact:adHocConnection>
       <ipxact:name>tdi_pad_in</ipxact:name>
       <ipxact:externalPortReference portRef="tdi_pad_in"/>
       <ipxact:internalPortReference componentRef="jtag_model"   portRef="tdo"/>
       <ipxact:internalPortReference componentRef="dut"   portRef="tdi_pad_in"/>
     </ipxact:adHocConnection>

     <ipxact:adHocConnection>
       <ipxact:name>trst_n_pad_in</ipxact:name>
       <ipxact:externalPortReference portRef="trst_n_pad_in"/>
       <ipxact:internalPortReference componentRef="jtag_model"   portRef="trst_n"/>
              <ipxact:internalPortReference componentRef="dut"   portRef="trst_n_pad_in"/>
     </ipxact:adHocConnection>

     <ipxact:adHocConnection>
       <ipxact:name>tdo_pad_out</ipxact:name>
       <ipxact:externalPortReference portRef="tdo_pad_out"/>
       <ipxact:internalPortReference componentRef="jtag_model"   portRef="tdi"/>
       <ipxact:internalPortReference componentRef="dut"          portRef="tdo_pad_out"/>
     </ipxact:adHocConnection>







<ipxact:adHocConnection>
<ipxact:name>shiftcapture_dr_clk_o</ipxact:name>
<ipxact:externalPortReference portRef="shiftcapture_dr_clk_o"/>
<ipxact:internalPortReference componentRef="bsr" portRef="shiftcapture_dr_clk" />
<ipxact:internalPortReference componentRef="rpc_2" portRef="shiftcapture_dr_clk" />
</ipxact:adHocConnection>



<ipxact:adHocConnection>
<ipxact:name>capture_dr_o</ipxact:name>
<ipxact:externalPortReference portRef="capture_dr_o"/>
<ipxact:internalPortReference componentRef="rpc_2" portRef="capture_dr" />
<ipxact:internalPortReference componentRef="bsr" portRef="capture_dr" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>select_o</ipxact:name>
<ipxact:externalPortReference portRef="select_o"  />
</ipxact:adHocConnection>



<ipxact:adHocConnection>
<ipxact:name>shift_dr_o</ipxact:name>
<ipxact:externalPortReference portRef="shift_dr_o"/>
<ipxact:internalPortReference componentRef="rpc_1" portRef="shift_dr" />
<ipxact:internalPortReference componentRef="rpc_2" portRef="shift_dr" />
<ipxact:internalPortReference componentRef="bsr" portRef="shift_dr" />
</ipxact:adHocConnection>


<ipxact:adHocConnection>
<ipxact:name>tdi_o</ipxact:name>
<ipxact:externalPortReference portRef="tdi_o"/>
<ipxact:internalPortReference componentRef="rpc_2" portRef="tdi" />
<ipxact:internalPortReference componentRef="bsr" portRef="tdi" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>tdo_i</ipxact:name>
<ipxact:externalPortReference portRef="tdo_i" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>aux_tdo_i</ipxact:name>
<ipxact:externalPortReference portRef="aux_tdo_i" />
<ipxact:internalPortReference componentRef="rpc_2" portRef="tdo" />
</ipxact:adHocConnection>


<ipxact:adHocConnection>
<ipxact:name>test_logic_reset_o</ipxact:name>
<ipxact:externalPortReference portRef="test_logic_reset_o"/>
<ipxact:internalPortReference componentRef="rpc_1" portRef="test_logic_reset" />
<ipxact:internalPortReference componentRef="rpc_2" portRef="test_logic_reset" />
<ipxact:internalPortReference componentRef="bsr" portRef="test_logic_reset" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>update_dr_clk_o</ipxact:name>
<ipxact:externalPortReference portRef="update_dr_clk_o"/>
<ipxact:internalPortReference componentRef="bsr" portRef="update_dr_clk" />
</ipxact:adHocConnection>







<ipxact:adHocConnection>
<ipxact:name>aux_select_o</ipxact:name>
<ipxact:externalPortReference portRef="aux_select_o"/>
<ipxact:internalPortReference componentRef="rpc_2" portRef="select" />
</ipxact:adHocConnection>


<ipxact:adHocConnection>
<ipxact:name>bsr_select_o</ipxact:name>
<ipxact:externalPortReference portRef="bsr_select_o" />
<ipxact:internalPortReference componentRef="bsr" portRef="select" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>bsr_tdo_i</ipxact:name>
<ipxact:externalPortReference portRef="bsr_tdo_i"  />
<ipxact:internalPortReference componentRef="bsr" portRef="tdo" />
</ipxact:adHocConnection>










<ipxact:adHocConnection>
<ipxact:name>rpc_2_wire</ipxact:name>
<ipxact:externalPortReference portRef="rpc_2_wire"  left="JTAG_USER2_WIDTH-1" right="0"/>
<ipxact:internalPortReference componentRef="rpc_2" portRef="capture_value" />
</ipxact:adHocConnection>



<ipxact:adHocConnection>
<ipxact:name>bsr_wire</ipxact:name>
<ipxact:externalPortReference portRef="bsr_wire"  left="31" right="0"/>
<ipxact:internalPortReference componentRef="bsr" portRef="capture_value" />
<ipxact:internalPortReference componentRef="bsr" portRef="update_value" />
</ipxact:adHocConnection>





 </ipxact:adHocConnections>

<ipxact:componentInstances>



<ipxact:componentInstance>
 <ipxact:instanceName>jtag_model</ipxact:instanceName> <ipxact:componentRef vendor="opencores.org" library="Testbench" name="jtag_model" version="def" />
 <ipxact:configurableElementValues>
 <ipxact:configurableElementValue referenceId="DIVCNT">JTAG_MODEL_DIVCNT</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="SIZE">JTAG_MODEL_SIZE</ipxact:configurableElementValue>
</ipxact:configurableElementValues>
</ipxact:componentInstance>




<ipxact:componentInstance>
 <ipxact:instanceName>rpc_2</ipxact:instanceName> <ipxact:componentRef vendor="opencores.org" library="cde" name="jtag" version="classic_rpc_in_reg" />
 <ipxact:configurableElementValues>
 <ipxact:configurableElementValue referenceId="BITS">8</ipxact:configurableElementValue>
</ipxact:configurableElementValues>
</ipxact:componentInstance>


<ipxact:componentInstance>
 <ipxact:instanceName>bsr</ipxact:instanceName> <ipxact:componentRef vendor="opencores.org" library="cde" name="jtag" version="classic_rpc_reg" />
 <ipxact:configurableElementValues>
 <ipxact:configurableElementValue referenceId="BITS">32</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="RESET_VALUE">32'h12345678</ipxact:configurableElementValue>
</ipxact:configurableElementValues>
</ipxact:componentInstance>


</ipxact:componentInstances>




</ipxact:design>

Compare with Previous | Blame | View Log

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.