Subversion Repositories socgen

v 20100214 1
C 1000 300 1 0 0 in_port.sym  
{
T 1000 300 5 10 1 1 0 6 1 1 
refdes=RXD
}
C 1000 700 1 0 0 in_port.sym  
{
T 1000 700 5 10 1 1 0 6 1 1 
refdes=RS232_RX
}
C 1000 1100 1 0 0 in_port.sym  
{
T 1000 1100 5 10 1 1 0 6 1 1 
refdes=DSRN
}
C 1000 1500 1 0 0 in_port.sym  
{
T 1000 1500 5 10 1 1 0 6 1 1 
refdes=DCDN
}
C 1000 1900 1 0 0 in_port.sym  
{
T 1000 1900 5 10 1 1 0 6 1 1 
refdes=CTSN
}
C 1000 2300 1 0 0 in_port.sym  
{
T 1000 2300 5 10 1 1 0 6 1 1 
refdes=CLK
}
C 3100 300  1 0 0 out_port.sym
{
T 4100 300 5  10 1 1 0 0 1 1
refdes=TXD
}
C 3100 700  1 0 0 out_port.sym
{
T 4100 700 5  10 1 1 0 0 1 1
refdes=SD
}
C 3100 1100  1 0 0 out_port.sym
{
T 4100 1100 5  10 1 1 0 0 1 1
refdes=RTSN
}
C 3100 1500  1 0 0 out_port.sym
{
T 4100 1500 5  10 1 1 0 0 1 1
refdes=RS232_TX
}
C 3100 1900  1 0 0 out_port.sym
{
T 4100 1900 5  10 1 1 0 0 1 1
refdes=PMOD_9
}
C 3100 2300  1 0 0 out_port.sym
{
T 4100 2300 5  10 1 1 0 0 1 1
refdes=PMOD_8
}
C 3100 2700  1 0 0 out_port.sym
{
T 4100 2700 5  10 1 1 0 0 1 1
refdes=PMOD_7
}
C 3100 3100  1 0 0 out_port.sym
{
T 4100 3100 5  10 1 1 0 0 1 1
refdes=PMOD_4
}
C 3100 3500  1 0 0 out_port.sym
{
T 4100 3500 5  10 1 1 0 0 1 1
refdes=PMOD_3
}
C 3100 3900  1 0 0 out_port.sym
{
T 4100 3900 5  10 1 1 0 0 1 1
refdes=PMOD_2
}
C 3100 4300  1 0 0 out_port.sym
{
T 4100 4300 5  10 1 1 0 0 1 1
refdes=PMOD_10
}
C 3100 4700  1 0 0 out_port.sym
{
T 4100 4700 5  10 1 1 0 0 1 1
refdes=PMOD_1
}
C 3100 5100  1 0 0 out_port.sym
{
T 4100 5100 5  10 1 1 0 0 1 1
refdes=LED5
}
C 3100 5500  1 0 0 out_port.sym
{
T 4100 5500 5  10 1 1 0 0 1 1
refdes=LED4
}
C 3100 5900  1 0 0 out_port.sym
{
T 4100 5900 5  10 1 1 0 0 1 1
refdes=LED3
}
C 3100 6300  1 0 0 out_port.sym
{
T 4100 6300 5  10 1 1 0 0 1 1
refdes=LED2
}
C 3100 6700  1 0 0 out_port.sym
{
T 4100 6700 5  10 1 1 0 0 1 1
refdes=LED1
}
C 3100 7100  1 0 0 out_port.sym
{
T 4100 7100 5  10 1 1 0 0 1 1
refdes=J3_9
}
C 3100 7500  1 0 0 out_port.sym
{
T 4100 7500 5  10 1 1 0 0 1 1
refdes=J3_8
}
C 3100 7900  1 0 0 out_port.sym
{
T 4100 7900 5  10 1 1 0 0 1 1
refdes=J3_7
}
C 3100 8300  1 0 0 out_port.sym
{
T 4100 8300 5  10 1 1 0 0 1 1
refdes=J3_6
}
C 3100 8700  1 0 0 out_port.sym
{
T 4100 8700 5  10 1 1 0 0 1 1
refdes=J3_5
}
C 3100 9100  1 0 0 out_port.sym
{
T 4100 9100 5  10 1 1 0 0 1 1
refdes=J3_4
}
C 3100 9500  1 0 0 out_port.sym
{
T 4100 9500 5  10 1 1 0 0 1 1
refdes=J3_3
}
C 3100 9900  1 0 0 out_port.sym
{
T 4100 9900 5  10 1 1 0 0 1 1
refdes=J3_10
}
C 3100 10300  1 0 0 out_port.sym
{
T 4100 10300 5  10 1 1 0 0 1 1
refdes=J1_9
}
C 3100 10700  1 0 0 out_port.sym
{
T 4100 10700 5  10 1 1 0 0 1 1
refdes=J1_8
}
C 3100 11100  1 0 0 out_port.sym
{
T 4100 11100 5  10 1 1 0 0 1 1
refdes=J1_7
}
C 3100 11500  1 0 0 out_port.sym
{
T 4100 11500 5  10 1 1 0 0 1 1
refdes=J1_6
}
C 3100 11900  1 0 0 out_port.sym
{
T 4100 11900 5  10 1 1 0 0 1 1
refdes=J1_5
}
C 3100 12300  1 0 0 out_port.sym
{
T 4100 12300 5  10 1 1 0 0 1 1
refdes=J1_4
}
C 3100 12700  1 0 0 out_port.sym
{
T 4100 12700 5  10 1 1 0 0 1 1
refdes=J1_3
}
C 3100 13100  1 0 0 out_port.sym
{
T 4100 13100 5  10 1 1 0 0 1 1
refdes=J1_10
}
C 3100 13500  1 0 0 out_port.sym
{
T 4100 13500 5  10 1 1 0 0 1 1
refdes=DTRN
}