Subversion Repositories socgen

<?xml version="1.0" encoding="UTF-8"?>
<!--
//                                                                        //
// Author : John Eaton  Ouabache Designworks                              //
//                                                                        //
//   Copyright (C) 2010 Authors and OPENCORES.ORG                         //
//                                                                        //
//   This source file may be used and distributed without                 //
//   restriction provided that this copyright statement is not            //
//   removed from the file and that any derivative work contains          //
//   the original copyright notice and the associated disclaimer.         //
//                                                                        //
//   This source file is free software; you can redistribute it           //
//   and/or modify it under the terms of the GNU Lesser General           //
//   Public License as published by the Free Software Foundation;         //
//   either version 2.1 of the License, or (at your option) any           //
//   later version.                                                       //
//                                                                        //
//   This source is distributed in the hope that it will be               //
//   useful, but WITHOUT ANY WARRANTY; without even the implied           //
//   warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR              //
//   PURPOSE. See the GNU Lesser General Public License for more          //
//   details.                                                             //
//                                                                        //
//   You should have received a copy of the GNU Lesser General            //
//   Public License along with this source; if not, download it           //
//   from http://www.opencores.org/lgpl.shtml                             //
//                                                                        //
-->
<ipxact:design 
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
xmlns:socgen="http://opencores.org"
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">

<ipxact:vendor>opencores.org</ipxact:vendor>
<ipxact:library>Mos6502</ipxact:library>
<ipxact:name>cpu</ipxact:name>
<ipxact:version>bfm.design</ipxact:version>  

<ipxact:vendorExtensions>
<socgen:nodes>

<socgen:node>
<ipxact:name>mem_addr</ipxact:name>
<ipxact:busDef>mem_addr</ipxact:busDef>
<ipxact:typeName>wire</ipxact:typeName>
<ipxact:wire><ipxact:vector><ipxact:left>CPU_ADD-1</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
</socgen:node>

</socgen:nodes>
</ipxact:vendorExtensions>



 <ipxact:interconnections>

    <ipxact:interconnection>
      <ipxact:name>mem</ipxact:name>
      <ipxact:activeInterface componentRef="micro_bus" busRef="mem"></ipxact:activeInterface>
      </ipxact:interconnection>


    <ipxact:interconnection>
      <ipxact:name>data</ipxact:name>
      <ipxact:activeInterface componentRef="micro_bus" busRef="data"></ipxact:activeInterface>
      <ipxact:activeInterface componentRef="data_sram" busRef="mem"></ipxact:activeInterface>
      </ipxact:interconnection>





    <ipxact:interconnection>
      <ipxact:name>ext_mem</ipxact:name>
      <ipxact:activeInterface componentRef="micro_bus" busRef="ext_mem"></ipxact:activeInterface>
      <ipxact:activeInterface componentRef="io_module" busRef="mem"></ipxact:activeInterface>
      </ipxact:interconnection>




    <ipxact:interconnection>
      <ipxact:name>io_reg</ipxact:name>
      <ipxact:activeInterface componentRef="micro_bus" busRef="io_reg"></ipxact:activeInterface>
      <ipxact:activeInterface componentRef="io_module" busRef="reg_mb"></ipxact:activeInterface>
      </ipxact:interconnection>

    <ipxact:interconnection>
      <ipxact:name>prog_rom_mem</ipxact:name>
      <ipxact:activeInterface componentRef="micro_bus" busRef="prog_rom_mem"></ipxact:activeInterface>
      </ipxact:interconnection>

    <ipxact:interconnection>
      <ipxact:name>sh_prog_rom_mem</ipxact:name>
      <ipxact:activeInterface componentRef="micro_bus" busRef="sh_prog_rom_mem"></ipxact:activeInterface>
      </ipxact:interconnection>



      <ipxact:interconnection>
      <ipxact:name>cpu</ipxact:name>
      <ipxact:activeInterface componentRef="micro_bus" busRef="cpu">
          <ipxact:portMaps>

          <ipxact:portMap>
          <ipxact:logicalPort><ipxact:name>addr</ipxact:name>
          </ipxact:logicalPort>
          <ipxact:physicalPort><ipxact:name>addr</ipxact:name>
          <ipxact:wire><ipxact:vector><ipxact:left>15</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
          </ipxact:physicalPort>
          </ipxact:portMap>


          <ipxact:portMap>
          <ipxact:logicalPort><ipxact:name>rd</ipxact:name>
          </ipxact:logicalPort>
          <ipxact:physicalPort><ipxact:name>rd</ipxact:name>
          </ipxact:physicalPort>
          </ipxact:portMap>

          <ipxact:portMap>
          <ipxact:logicalPort><ipxact:name>wr</ipxact:name>
          </ipxact:logicalPort>
          <ipxact:physicalPort><ipxact:name>wr</ipxact:name>
          </ipxact:physicalPort>
          </ipxact:portMap>

          <ipxact:portMap>
          <ipxact:logicalPort><ipxact:name>rdata</ipxact:name>
          </ipxact:logicalPort>
          <ipxact:physicalPort><ipxact:name>rdata</ipxact:name>
          <ipxact:wire><ipxact:vector><ipxact:left>15</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
          </ipxact:physicalPort>
          </ipxact:portMap>


          <ipxact:portMap>
          <ipxact:logicalPort><ipxact:name>wdata</ipxact:name>
          </ipxact:logicalPort>
          <ipxact:physicalPort><ipxact:name>wdata</ipxact:name>
          <ipxact:wire><ipxact:vector><ipxact:left>7</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
          </ipxact:physicalPort>
          </ipxact:portMap>






          </ipxact:portMaps>



      </ipxact:activeInterface>




      </ipxact:interconnection>



    </ipxact:interconnections>








<ipxact:adHocConnections>




    <ipxact:adHocConnection>
      <ipxact:name>clk</ipxact:name>
      <ipxact:externalPortReference portRef="clk"/>
      <ipxact:internalPortReference componentRef="micro_bus" portRef="clk"/>
      <ipxact:internalPortReference componentRef="boot_rom" portRef="clk"/>
      <ipxact:internalPortReference componentRef="sh_prog_rom" portRef="clk"/>
      <ipxact:internalPortReference componentRef="data_sram" portRef="clk"/>
      <ipxact:internalPortReference componentRef="pg00_ram_l" portRef="clk"/>
      <ipxact:internalPortReference componentRef="pg00_ram_h" portRef="clk"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="clk"/>
    </ipxact:adHocConnection>



    <ipxact:adHocConnection>
      <ipxact:name>reset</ipxact:name>
      <ipxact:externalPortReference portRef="reset"/>
      <ipxact:internalPortReference componentRef="micro_bus" portRef="reset"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="reset"/>
    </ipxact:adHocConnection>


    <ipxact:adHocConnection>
      <ipxact:name>enable</ipxact:name>
      <ipxact:externalPortReference portRef="enable"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="enable" />
      <ipxact:internalPortReference componentRef="micro_bus" portRef="enable" />
    </ipxact:adHocConnection>



    <ipxact:adHocConnection>
      <ipxact:name>mem_addr</ipxact:name>
      <ipxact:externalPortReference portRef="mem_addr" left="ROM_ADD" right="1"  />
      <ipxact:internalPortReference componentRef="boot_rom" portRef="raddr" />
      <ipxact:internalPortReference componentRef="boot_rom" portRef="waddr" />
    </ipxact:adHocConnection>


    <ipxact:adHocConnection>
      <ipxact:name>mem_addr</ipxact:name>
      <ipxact:externalPortReference portRef="mem_addr"  left="PROG_ROM_ADD" right="1"/>
      <ipxact:internalPortReference componentRef="sh_prog_rom" portRef="raddr" />
      <ipxact:internalPortReference componentRef="sh_prog_rom" portRef="waddr" />
    </ipxact:adHocConnection>





    <ipxact:adHocConnection>
      <ipxact:name>prog_rom_mem_rdata</ipxact:name>
      <ipxact:internalPortReference componentRef="boot_rom" portRef="rdata"/>
    </ipxact:adHocConnection>


    <ipxact:adHocConnection>
      <ipxact:name>mem_rdata</ipxact:name>
      <ipxact:externalPortReference portRef="mem_rdata" left="7" right="0" />
      <ipxact:internalPortReference componentRef="pg00_ram_l" portRef="rdata"     />
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>mem_rdata</ipxact:name>
      <ipxact:externalPortReference portRef="mem_rdata" left="15" right="8" />
      <ipxact:internalPortReference componentRef="pg00_ram_h" portRef="rdata"     />
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>sh_prog_rom_mem_rdata</ipxact:name>
      <ipxact:internalPortReference componentRef="sh_prog_rom" portRef="rdata"/>
   </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>prog_rom_mem_cs</ipxact:name>
      <ipxact:internalPortReference componentRef="boot_rom" portRef="cs"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>sh_prog_rom_mem_cs</ipxact:name>
      <ipxact:internalPortReference componentRef="sh_prog_rom" portRef="cs"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>mem_wdata</ipxact:name>
      <ipxact:externalPortReference portRef="mem_wdata"  left="7" right="0" />
      <ipxact:internalPortReference componentRef="pg00_ram_l" portRef="wdata"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>mem_wdata</ipxact:name>
      <ipxact:externalPortReference portRef="mem_wdata" left="15" right="8" />
      <ipxact:internalPortReference componentRef="pg00_ram_h" portRef="wdata"/>
    </ipxact:adHocConnection>


    <ipxact:adHocConnection>
      <ipxact:name>mem_wr</ipxact:name>
      <ipxact:externalPortReference portRef="mem_wr"/>
      <ipxact:internalPortReference componentRef="sh_prog_rom" portRef="wr"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>mem_rd</ipxact:name>
      <ipxact:externalPortReference portRef="mem_rd"/>
      <ipxact:internalPortReference componentRef="boot_rom" portRef="rd"/>
       <ipxact:internalPortReference componentRef="sh_prog_rom" portRef="rd"/>
   </ipxact:adHocConnection>



    <ipxact:adHocConnection>
      <ipxact:name>gpio_0_out</ipxact:name>
      <ipxact:externalPortReference portRef="gpio_0_out"  left="7" right="0" />
      <ipxact:internalPortReference componentRef="io_module" portRef="gpio_0_out"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="gpio_0_in"/>
    </ipxact:adHocConnection>



    <ipxact:adHocConnection>
      <ipxact:name>gpio_1_out</ipxact:name>
      <ipxact:externalPortReference portRef="gpio_1_out" left="7" right="0"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="gpio_1_out"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="gpio_1_in"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>uart_txd_pad_out</ipxact:name>
      <ipxact:externalPortReference portRef="uart_txd_pad_out"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="uart_txd_pad_out"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>rts_pad_out</ipxact:name>
      <ipxact:externalPortReference portRef="rts_pad_out"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="rts_pad_out"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>ps2_clk_pad_oe</ipxact:name>
      <ipxact:externalPortReference portRef="ps2_clk_pad_oe"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="ps2_clk_pad_oe"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>ps2_data_pad_oe</ipxact:name>
      <ipxact:externalPortReference portRef="ps2_data_pad_oe"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="ps2_data_pad_oe"/>
    </ipxact:adHocConnection>


      <ipxact:adHocConnection>
      <ipxact:name>pg0_add</ipxact:name>
      <ipxact:externalPortReference portRef="pg0_add" left="7" right="1"   />
      <ipxact:internalPortReference componentRef="pg00_ram_l" portRef="raddr" />
      <ipxact:internalPortReference componentRef="pg00_ram_l" portRef="waddr" />
      <ipxact:internalPortReference componentRef="pg00_ram_h" portRef="raddr" />
      <ipxact:internalPortReference componentRef="pg00_ram_h" portRef="waddr" />
      </ipxact:adHocConnection>


    <ipxact:adHocConnection>
      <ipxact:name>vec_int</ipxact:name>
      <ipxact:externalPortReference portRef="vec_int" left="7" right="0" />
      <ipxact:internalPortReference componentRef="io_module" portRef="vector"/>
    </ipxact:adHocConnection>


    <ipxact:adHocConnection>
      <ipxact:name>nmi</ipxact:name>
      <ipxact:externalPortReference portRef="nmi"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="int_out"/>
    </ipxact:adHocConnection>




    <ipxact:adHocConnection>
      <ipxact:name>prog_rom_wdata</ipxact:name>
      <ipxact:externalPortReference portRef="prog_rom_wdata" left="15" right="0"   />
      <ipxact:internalPortReference componentRef="sh_prog_rom" portRef="wdata"/>
    </ipxact:adHocConnection>





    <ipxact:adHocConnection>
      <ipxact:name>pg00_ram_rd</ipxact:name>
      <ipxact:externalPortReference portRef="pg00_ram_rd"/>
      <ipxact:internalPortReference componentRef="pg00_ram_l" portRef="rd"/>
      <ipxact:internalPortReference componentRef="pg00_ram_h" portRef="rd"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>pg00_ram_l_wr</ipxact:name>
      <ipxact:externalPortReference portRef="pg00_ram_l_wr"/>
      <ipxact:internalPortReference componentRef="pg00_ram_l" portRef="wr"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>pg00_ram_h_wr</ipxact:name>
      <ipxact:externalPortReference portRef="pg00_ram_h_wr"/>
      <ipxact:internalPortReference componentRef="pg00_ram_h" portRef="wr"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>rx_irq</ipxact:name>
      <ipxact:externalPortReference portRef="rx_irq"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="rx_irq"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>tx_irq</ipxact:name>
      <ipxact:externalPortReference portRef="tx_irq"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="tx_irq"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>ps2_data_avail</ipxact:name>
      <ipxact:externalPortReference portRef="ps2_data_avail"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="ps2_data_avail"/>
    </ipxact:adHocConnection>


    <ipxact:adHocConnection>
      <ipxact:name>io_module_pic_irq_in</ipxact:name>
      <ipxact:externalPortReference portRef="io_module_pic_irq_in" left="7" right="0" />
      <ipxact:internalPortReference componentRef="io_module" portRef="pic_irq_in"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>io_module_vic_irq_in</ipxact:name>
      <ipxact:externalPortReference portRef="io_module_vic_irq_in" left="7" right="0" />
      <ipxact:internalPortReference componentRef="io_module" portRef="vic_irq_in"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>timer_irq</ipxact:name>
      <ipxact:externalPortReference portRef="timer_irq"   left="1" right="0"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="timer_irq"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>ext_addr</ipxact:name>
      <ipxact:externalPortReference portRef="ext_addr"  left="23" right="1" />
      <ipxact:internalPortReference componentRef="io_module" portRef="ext_addr"/>
    </ipxact:adHocConnection>


    <ipxact:adHocConnection>
      <ipxact:name>ext_wdata</ipxact:name>
      <ipxact:externalPortReference portRef="ext_wdata" left="15" right="0" />
      <ipxact:internalPortReference componentRef="io_module" portRef="ext_wdata"/>
    </ipxact:adHocConnection>


    <ipxact:adHocConnection>
      <ipxact:name>ext_rdata</ipxact:name>
      <ipxact:externalPortReference portRef="ext_rdata" left="15" right="0" />
      <ipxact:internalPortReference componentRef="io_module" portRef="ext_rdata"/>
      <ipxact:externalPortReference portRef="ext_rdata"/>
    </ipxact:adHocConnection>


    <ipxact:adHocConnection>
      <ipxact:name>ext_ub</ipxact:name>
      <ipxact:externalPortReference portRef="ext_ub"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="ext_ub"/>
    </ipxact:adHocConnection>


    <ipxact:adHocConnection>
      <ipxact:name>ext_lb</ipxact:name>
      <ipxact:externalPortReference portRef="ext_lb"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="ext_lb"/>
    </ipxact:adHocConnection>


    <ipxact:adHocConnection>
      <ipxact:name>ext_rd</ipxact:name>
      <ipxact:externalPortReference portRef="ext_rd"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="ext_rd"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>ext_stb</ipxact:name>
      <ipxact:externalPortReference portRef="ext_stb"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="ext_stb"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>ext_wr</ipxact:name>
      <ipxact:externalPortReference portRef="ext_wr"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="ext_wr"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>ext_cs</ipxact:name>
      <ipxact:externalPortReference portRef="ext_cs" left="1" right="0" />
      <ipxact:internalPortReference componentRef="io_module" portRef="ext_cs"/>
    </ipxact:adHocConnection>

    <ipxact:adHocConnection>
      <ipxact:name>ext_wait</ipxact:name>
      <ipxact:externalPortReference portRef="ext_wait"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="ext_wait"/>
    </ipxact:adHocConnection>


    <ipxact:adHocConnection>
      <ipxact:name></ipxact:name>
      <ipxact:internalPortReference componentRef="io_module" portRef="pic_irq"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="pic_nmi"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="ms_left"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="ms_mid"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="ms_right"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="new_packet"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="pic_irq"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="pic_nmi"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="vga_hsync_n_pad_out"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="vga_vsync_n_pad_out"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="vga_blue_pad_out"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="vga_green_pad_out"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="vga_red_pad_out"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="gpio_0_oe"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="gpio_1_oe"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="x_pos"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="y_pos"/>
    </ipxact:adHocConnection>




    <ipxact:adHocConnection   tiedValue="1'b1" >
      <ipxact:internalPortReference componentRef="io_module" portRef="uart_rxd_pad_in"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="ps2_clk_pad_in"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="ps2_data_pad_in"/>
      <ipxact:internalPortReference componentRef="pg00_ram_l" portRef="cs"/>
      <ipxact:internalPortReference componentRef="pg00_ram_h" portRef="cs"/>
    </ipxact:adHocConnection>


    <ipxact:adHocConnection   tiedValue="1'b0" >
      <ipxact:internalPortReference componentRef="boot_rom" portRef="wr"/>
      <ipxact:internalPortReference componentRef="io_module" portRef="cts_pad_in"/>
    </ipxact:adHocConnection>



        <ipxact:adHocConnection   tiedValue="16'h0000" >
      <ipxact:internalPortReference componentRef="boot_rom" portRef="wdata"/>
    </ipxact:adHocConnection>



</ipxact:adHocConnections>




<ipxact:componentInstances>


<ipxact:componentInstance>
<ipxact:instanceName>io_module</ipxact:instanceName>
<ipxact:componentRef vendor="opencores.org" library="io" name="io_module" version="def"/>
<ipxact:configurableElementValues>
<ipxact:configurableElementValue referenceId="BASE_WIDTH">0</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="ADDR_WIDTH">12</ipxact:configurableElementValue>
</ipxact:configurableElementValues>
</ipxact:componentInstance>


  
   

     

<ipxact:componentInstance>
<ipxact:instanceName>micro_bus</ipxact:instanceName>
<ipxact:componentRef vendor="opencores.org" library="logic" name="micro_bus" version="def"/>
<ipxact:configurableElementValues>
<ipxact:configurableElementValue referenceId="ADD">16</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="CH0_BITS">8</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="CH0_MATCH">8'h00</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="CH1_BITS">4</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="CH1_MATCH">4'h0</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="CH2_BITS">4</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="CH2_MATCH">4'h8</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="CH3_BITS">4</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="CH3_MATCH">4'hc</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="CH4_BITS">4</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="CH4_MATCH">4'hf</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="CH5_BITS">4</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="CH5_MATCH">4'h4</ipxact:configurableElementValue>
</ipxact:configurableElementValues>

</ipxact:componentInstance>




<ipxact:componentInstance>
<ipxact:instanceName>boot_rom</ipxact:instanceName>
<ipxact:componentRef vendor="opencores.org" library="cde" name="sram" version="dp"/>
<ipxact:configurableElementValues>
<ipxact:configurableElementValue referenceId="WIDTH">16</ipxact:configurableElementValue>
  <ipxact:configurableElementValue referenceId="ADDR">ROM_ADD</ipxact:configurableElementValue>
      <ipxact:configurableElementValue referenceId="WORDS">ROM_WORDS</ipxact:configurableElementValue>
</ipxact:configurableElementValues>
</ipxact:componentInstance>




<ipxact:componentInstance>
<ipxact:instanceName>sh_prog_rom</ipxact:instanceName>
<ipxact:componentRef vendor="opencores.org" library="cde" name="sram" version="dp"/>
<ipxact:configurableElementValues>
<ipxact:configurableElementValue referenceId="WIDTH">16</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="ADDR">PROG_ROM_ADD</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="WORDS">PROG_ROM_WORDS</ipxact:configurableElementValue>
</ipxact:configurableElementValues>
</ipxact:componentInstance>



<ipxact:componentInstance>
<ipxact:instanceName>data_ram</ipxact:instanceName>
<ipxact:componentRef vendor="opencores.org" library="cde" name="sram" version="word"/>
<ipxact:configurableElementValues>
<ipxact:configurableElementValue referenceId="ADDR">RAM_ADD</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="WORDS">RAM_WORDS</ipxact:configurableElementValue>
</ipxact:configurableElementValues>
</ipxact:componentInstance>




<ipxact:componentInstance>
<ipxact:instanceName>pg00_ram_l</ipxact:instanceName>
<ipxact:componentRef vendor="opencores.org" library="cde" name="sram" version="dp"/>
<ipxact:configurableElementValues>
<ipxact:configurableElementValue referenceId="WIDTH">8</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="ADDR">7</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="WORDS">128</ipxact:configurableElementValue>
</ipxact:configurableElementValues>
</ipxact:componentInstance>


<ipxact:componentInstance>
<ipxact:instanceName>pg00_ram_h</ipxact:instanceName>
<ipxact:componentRef vendor="opencores.org" library="cde" name="sram" version="dp"/>
<ipxact:configurableElementValues>
<ipxact:configurableElementValue referenceId="WIDTH">8</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="ADDR">7</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="WORDS">128</ipxact:configurableElementValue>
</ipxact:configurableElementValues>
</ipxact:componentInstance>



</ipxact:componentInstances>
















</ipxact:design>