Subversion Repositories socgen

<?xml version="1.0" encoding="UTF-8"?>
<!--           
//                                                                                                    //
// Generated File Do Not EDIT                                                                         //
//                                                                                                    //
// ./tools/verilog/gen_tb -vendor opencores.org -library io  -component io_ext_mem_interface  -version def //
//                                                                                                    //
-->           
<ipxact:design
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
xmlns:socgen="http://opencores.org"
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
<ipxact:vendor>opencores.org</ipxact:vendor>
<ipxact:library>io</ipxact:library>
<ipxact:name>io_ext_mem_interface</ipxact:name>
<ipxact:version>def_duth.design</ipxact:version>
<ipxact:adHocConnections>

<ipxact:adHocConnection>
<ipxact:name>addr</ipxact:name>
<ipxact:externalPortReference portRef="addr" left="3" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="addr" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>bank</ipxact:name>
<ipxact:externalPortReference portRef="bank" left="7" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="bank" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>clk</ipxact:name>
<ipxact:externalPortReference portRef="clk" />
<ipxact:internalPortReference componentRef="dut" portRef="clk" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>cs</ipxact:name>
<ipxact:externalPortReference portRef="cs" />
<ipxact:internalPortReference componentRef="dut" portRef="cs" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>enable</ipxact:name>
<ipxact:externalPortReference portRef="enable" />
<ipxact:internalPortReference componentRef="dut" portRef="enable" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>ext_add</ipxact:name>
<ipxact:externalPortReference portRef="ext_add" left="23" right="1" />
<ipxact:internalPortReference componentRef="dut" portRef="ext_add" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>ext_cs</ipxact:name>
<ipxact:externalPortReference portRef="ext_cs" left="1" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="ext_cs" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>ext_lb</ipxact:name>
<ipxact:externalPortReference portRef="ext_lb" />
<ipxact:internalPortReference componentRef="dut" portRef="ext_lb" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>ext_rd</ipxact:name>
<ipxact:externalPortReference portRef="ext_rd" />
<ipxact:internalPortReference componentRef="dut" portRef="ext_rd" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>ext_rdata</ipxact:name>
<ipxact:externalPortReference portRef="ext_rdata" left="15" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="ext_rdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>ext_stb</ipxact:name>
<ipxact:externalPortReference portRef="ext_stb" />
<ipxact:internalPortReference componentRef="dut" portRef="ext_stb" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>ext_ub</ipxact:name>
<ipxact:externalPortReference portRef="ext_ub" />
<ipxact:internalPortReference componentRef="dut" portRef="ext_ub" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>ext_wait</ipxact:name>
<ipxact:externalPortReference portRef="ext_wait" />
<ipxact:internalPortReference componentRef="dut" portRef="ext_wait" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>ext_wdata</ipxact:name>
<ipxact:externalPortReference portRef="ext_wdata" left="15" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="ext_wdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>ext_wr</ipxact:name>
<ipxact:externalPortReference portRef="ext_wr" />
<ipxact:internalPortReference componentRef="dut" portRef="ext_wr" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>mem_addr</ipxact:name>
<ipxact:externalPortReference portRef="mem_addr" left="13" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="mem_addr" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>mem_cs</ipxact:name>
<ipxact:externalPortReference portRef="mem_cs" />
<ipxact:internalPortReference componentRef="dut" portRef="mem_cs" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>mem_rd</ipxact:name>
<ipxact:externalPortReference portRef="mem_rd" />
<ipxact:internalPortReference componentRef="dut" portRef="mem_rd" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>mem_rdata</ipxact:name>
<ipxact:externalPortReference portRef="mem_rdata" left="15" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="mem_rdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>mem_wait</ipxact:name>
<ipxact:externalPortReference portRef="mem_wait" />
<ipxact:internalPortReference componentRef="dut" portRef="mem_wait" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>mem_wdata</ipxact:name>
<ipxact:externalPortReference portRef="mem_wdata" left="15" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="mem_wdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>mem_wr</ipxact:name>
<ipxact:externalPortReference portRef="mem_wr" />
<ipxact:internalPortReference componentRef="dut" portRef="mem_wr" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>rd</ipxact:name>
<ipxact:externalPortReference portRef="rd" />
<ipxact:internalPortReference componentRef="dut" portRef="rd" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>rdata</ipxact:name>
<ipxact:externalPortReference portRef="rdata" left="7" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="rdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>reset</ipxact:name>
<ipxact:externalPortReference portRef="reset" />
<ipxact:internalPortReference componentRef="dut" portRef="reset" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>wait_st</ipxact:name>
<ipxact:externalPortReference portRef="wait_st" left="7" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="wait_st" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>wdata</ipxact:name>
<ipxact:externalPortReference portRef="wdata" left="7" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="wdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>wr</ipxact:name>
<ipxact:externalPortReference portRef="wr" />
<ipxact:internalPortReference componentRef="dut" portRef="wr" />
</ipxact:adHocConnection>


</ipxact:adHocConnections>
<ipxact:componentInstances>

<ipxact:componentInstance>
<ipxact:instanceName>dut</ipxact:instanceName>
<ipxact:componentRef vendor="opencores.org" library="io" name="io_ext_mem_interface" version="def" />
<ipxact:configurableElementValues>
 <ipxact:configurableElementValue referenceId="ADDR_WIDTH">ADDR_WIDTH</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="BASE_ADDR">BASE_ADDR</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="BASE_WIDTH">BASE_WIDTH</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="MEM_FRAME">MEM_FRAME</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="MEM_WIDTH">MEM_WIDTH</ipxact:configurableElementValue>
</ipxact:configurableElementValues>
</ipxact:componentInstance>
</ipxact:componentInstances>
</ipxact:design>