OpenCores
URL https://opencores.org/ocsvn/socgen/socgen/trunk

Subversion Repositories socgen

[/] [socgen/] [trunk/] [Projects/] [opencores.org/] [logic/] [ip/] [uart/] [rtl/] [xml/] [uart_rx.design.xml] - Rev 135

Compare with Previous | Blame | View Log

<?xml version="1.0" encoding="UTF-8"?>
<!--
//                                                                        //
// Author : John Eaton  Ouabache Designworks                              //
//                                                                        //
//   Copyright (C) 2010 Authors and OPENCORES.ORG                         //
//                                                                        //
//   This source file may be used and distributed without                 //
//   restriction provided that this copyright statement is not            //
//   removed from the file and that any derivative work contains          //
//   the original copyright notice and the associated disclaimer.         //
//                                                                        //
//   This source file is free software; you can redistribute it           //
//   and/or modify it under the terms of the GNU Lesser General           //
//   Public License as published by the Free Software Foundation;         //
//   either version 2.1 of the License, or (at your option) any           //
//   later version.                                                       //
//                                                                        //
//   This source is distributed in the hope that it will be               //
//   useful, but WITHOUT ANY WARRANTY; without even the implied           //
//   warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR              //
//   PURPOSE. See the GNU Lesser General Public License for more          //
//   details.                                                             //
//                                                                        //
//   You should have received a copy of the GNU Lesser General            //
//   Public License along with this source; if not, download it           //
//   from http://www.opencores.org/lgpl.shtml                             //
//                                                                        //
-->
<ipxact:design 
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
xmlns:socgen="http://opencores.org"
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">

<ipxact:vendor>opencores.org</ipxact:vendor>
<ipxact:library>logic</ipxact:library>
<ipxact:name>uart</ipxact:name>
<ipxact:version>rx.design</ipxact:version>  




<ipxact:vendorExtensions><socgen:nodes>



<socgen:node><ipxact:name>baud_clk</ipxact:name>
<ipxact:typeName>wire</ipxact:typeName>

</socgen:node>


<socgen:node><ipxact:name>baud_clk_div</ipxact:name>
<ipxact:typeName>wire</ipxact:typeName>

</socgen:node>


<socgen:node><ipxact:name>fifo_data_out</ipxact:name>
<ipxact:typeName>wire</ipxact:typeName>
<ipxact:wire>
<ipxact:vector><ipxact:left>7</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
</socgen:node>


<socgen:node><ipxact:name>fifo_full</ipxact:name>
<ipxact:typeName>wire</ipxact:typeName>

</socgen:node>



<socgen:node><ipxact:name>fifo_empty</ipxact:name>
<ipxact:typeName>wire</ipxact:typeName>

</socgen:node>



<socgen:node><ipxact:name>fifo_over_run</ipxact:name>
<ipxact:typeName>wire</ipxact:typeName>

</socgen:node>



<socgen:node><ipxact:name>fifo_under_run</ipxact:name>
<ipxact:typeName>wire</ipxact:typeName>

</socgen:node>


<socgen:node><ipxact:name>cde_buffer_empty</ipxact:name>
<ipxact:typeName>wire</ipxact:typeName>

</socgen:node>



<socgen:node><ipxact:name>xmit_start</ipxact:name>
<ipxact:typeName>reg</ipxact:typeName>

</socgen:node>



<socgen:node><ipxact:name>xmit_enable</ipxact:name>
<ipxact:typeName>wire</ipxact:typeName>

</socgen:node>


<socgen:node><ipxact:name>txd_break_n</ipxact:name>
<ipxact:typeName>wire</ipxact:typeName>
</socgen:node>

<socgen:node><ipxact:name>rxd_pad_synced</ipxact:name>
<ipxact:typeName>wire</ipxact:typeName>
</socgen:node>



</socgen:nodes></ipxact:vendorExtensions>








<ipxact:adHocConnections>

 <ipxact:adHocConnection>
      <ipxact:name>clk</ipxact:name>
      <ipxact:externalPortReference portRef="slave_clk_clk"/>
      <ipxact:internalPortReference componentRef="cde_serial_xmit" portRef="clk"/>
      <ipxact:internalPortReference componentRef="serial_rcvr" portRef="clk"/>
      <ipxact:internalPortReference componentRef="divider" portRef="clk"/>
      <ipxact:internalPortReference componentRef="x_divider" portRef="clk"/>
      <ipxact:internalPortReference componentRef="filter" portRef="clk"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>reset</ipxact:name>
      <ipxact:externalPortReference portRef="slave_reset_reset"/>
      <ipxact:internalPortReference componentRef="cde_serial_xmit" portRef="reset"/>
      <ipxact:internalPortReference componentRef="serial_rcvr" portRef="reset"/>
      <ipxact:internalPortReference componentRef="divider" portRef="reset"/>
      <ipxact:internalPortReference componentRef="x_divider" portRef="reset"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection  tiedValue="4'b1111" >
   
      <ipxact:internalPortReference componentRef="x_divider" portRef="divider_in"/>
    </ipxact:adHocConnection>

 <ipxact:adHocConnection>
      <ipxact:name>baud_clk_div</ipxact:name>
      <ipxact:internalPortReference componentRef="x_divider" portRef="enable"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>xmit_enable</ipxact:name>
      <ipxact:internalPortReference componentRef="x_divider" portRef="divider_out"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection   tiedValue="PRESCALE">
      <ipxact:internalPortReference componentRef="divider" portRef="divider_in"/>
    </ipxact:adHocConnection>

 <ipxact:adHocConnection  tiedValue="1'b1" >
      <ipxact:internalPortReference componentRef="divider" portRef="enable"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>baud_clk</ipxact:name>
      <ipxact:internalPortReference componentRef="divider" portRef="divider_out"/>
    </ipxact:adHocConnection>




 <ipxact:adHocConnection>
      <ipxact:name>baud_clk_div</ipxact:name>
      <ipxact:internalPortReference componentRef="serial_rcvr" portRef="edge_enable"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>parity_enable</ipxact:name>
      <ipxact:internalPortReference componentRef="serial_rcvr" portRef="parity_enable"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>rxd_parity</ipxact:name>
      <ipxact:internalPortReference componentRef="serial_rcvr" portRef="parity_type"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>rxd_force_parity</ipxact:name>
      <ipxact:internalPortReference componentRef="serial_rcvr" portRef="parity_force"/>
    </ipxact:adHocConnection>



 <ipxact:adHocConnection>
      <ipxact:name>rxd_pad_in</ipxact:name>
      <ipxact:internalPortReference componentRef="filter" portRef="data_in"/>
    </ipxact:adHocConnection>



 <ipxact:adHocConnection>
      <ipxact:name>rxd_pad_synced</ipxact:name>
      <ipxact:internalPortReference componentRef="filter" portRef="data_out"/>
      <ipxact:internalPortReference componentRef="serial_rcvr" portRef="pad_in"/>
    </ipxact:adHocConnection>





 <ipxact:adHocConnection>
      <ipxact:name>rxd_data_avail_stb</ipxact:name>
      <ipxact:internalPortReference componentRef="serial_rcvr" portRef="rcv_stb"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>rxd_data_out</ipxact:name>
      <ipxact:internalPortReference componentRef="serial_rcvr" portRef="data_out"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>rxd_parity_error</ipxact:name>
      <ipxact:internalPortReference componentRef="serial_rcvr" portRef="parity_error"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>rxd_stop_error</ipxact:name>
      <ipxact:internalPortReference componentRef="serial_rcvr" portRef="stop_error"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>rxd_data_avail</ipxact:name>
      <ipxact:internalPortReference componentRef="serial_rcvr" portRef="data_avail"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>xmit_enable</ipxact:name>
      <ipxact:internalPortReference componentRef="cde_serial_xmit" portRef="edge_enable"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>parity_enable</ipxact:name>
      <ipxact:internalPortReference componentRef="cde_serial_xmit" portRef="parity_enable"/>
    </ipxact:adHocConnection>



 <ipxact:adHocConnection>
      <ipxact:name>txd_force_parity</ipxact:name>
      <ipxact:internalPortReference componentRef="cde_serial_xmit" portRef="parity_force"/>
    </ipxact:adHocConnection>



 <ipxact:adHocConnection>
      <ipxact:name>txd_parity</ipxact:name>
      <ipxact:internalPortReference componentRef="cde_serial_xmit" portRef="parity_type"/>
    </ipxact:adHocConnection>



 <ipxact:adHocConnection>
      <ipxact:name>xmit_start</ipxact:name>
      <ipxact:internalPortReference componentRef="cde_serial_xmit" portRef="load"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection   tiedValue="1'b0" >
   
      <ipxact:internalPortReference componentRef="cde_serial_xmit" portRef="start_value"/>
    </ipxact:adHocConnection>



 <ipxact:adHocConnection>
      <ipxact:name>txd_break_n</ipxact:name>
      <ipxact:internalPortReference componentRef="cde_serial_xmit" portRef="stop_value"/>
    </ipxact:adHocConnection>

 <ipxact:adHocConnection>
      <ipxact:name>fifo_data_out</ipxact:name>
      <ipxact:internalPortReference componentRef="cde_serial_xmit" portRef="data"/>
    </ipxact:adHocConnection>

 <ipxact:adHocConnection>
      <ipxact:name>cde_buffer_empty</ipxact:name>
      <ipxact:internalPortReference componentRef="cde_serial_xmit" portRef="buffer_empty"/>
    </ipxact:adHocConnection>

 <ipxact:adHocConnection>
      <ipxact:name>txd_pad_out</ipxact:name>
      <ipxact:internalPortReference componentRef="cde_serial_xmit" portRef="ser_out"/>
    </ipxact:adHocConnection>



</ipxact:adHocConnections>







<ipxact:componentInstances>

<ipxact:componentInstance>
<ipxact:instanceName>serial_rcvr</ipxact:instanceName> 
<ipxact:componentRef vendor="opencores.org" library="logic" name="serial_rcvr" version="fifo" />
<ipxact:configurableElementValues>
 <ipxact:configurableElementValue referenceId="RX_FIFO_SIZE">RX_FIFO_SIZE</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="RX_FIFO_WORDS">RX_FIFO_WORDS</ipxact:configurableElementValue>
</ipxact:configurableElementValues>
</ipxact:componentInstance>

<ipxact:componentInstance>
<ipxact:instanceName>cde_serial_xmit</ipxact:instanceName> <ipxact:componentRef vendor="opencores.org" library="cde" name="serial" version="xmit" />
</ipxact:componentInstance>


<ipxact:componentInstance>
<ipxact:instanceName>divider</ipxact:instanceName> 
<ipxact:componentRef vendor="opencores.org" library="cde" name="divider" version="def" />
<ipxact:configurableElementValues>
 <ipxact:configurableElementValue referenceId="SIZE">PRE_SIZE</ipxact:configurableElementValue>
</ipxact:configurableElementValues>
</ipxact:componentInstance>


<ipxact:componentInstance>
<ipxact:instanceName>x_divider</ipxact:instanceName> 
<ipxact:componentRef vendor="opencores.org" library="cde" name="divider" version="def" />
<ipxact:configurableElementValues>
 <ipxact:configurableElementValue referenceId="SIZE">4</ipxact:configurableElementValue>
</ipxact:configurableElementValues>
</ipxact:componentInstance>





<ipxact:componentInstance>
<ipxact:instanceName>filter</ipxact:instanceName> <ipxact:componentRef vendor="opencores.org" library="cde" name="sync" version="def" />
</ipxact:componentInstance>


</ipxact:componentInstances>







</ipxact:design>

Compare with Previous | Blame | View Log

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.