OpenCores
URL https://opencores.org/ocsvn/socgen/socgen/trunk

Subversion Repositories socgen

[/] [socgen/] [trunk/] [Projects/] [valentfx.com/] [fpgas/] [ip/] [logipi_T6502/] [rtl/] [xml/] [Nexys2_T6502_default.xml] - Rev 135

Compare with Previous | Blame | View Log 

<?xml version="1.0" encoding="utf-8"?>
<!--
//                                                                        //
// Author : John Eaton  Ouabache Designworks                              //
//                                                                        //
//   Copyright (C) 2010 Authors and OPENCORES.ORG                         //
//                                                                        //
//   This source file may be used and distributed without                 //
//   restriction provided that this copyright statement is not            //
//   removed from the file and that any derivative work contains          //
//   the original copyright notice and the associated disclaimer.         //
//                                                                        //
//   This source file is free software; you can redistribute it           //
//   and/or modify it under the terms of the GNU Lesser General           //
//   Public License as published by the Free Software Foundation;         //
//   either version 2.1 of the License, or (at your option) any           //
//   later version.                                                       //
//                                                                        //
//   This source is distributed in the hope that it will be               //
//   useful, but WITHOUT ANY WARRANTY; without even the implied           //
//   warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR              //
//   PURPOSE. See the GNU Lesser General Public License for more          //
//   details.                                                             //
//                                                                        //
//   You should have received a copy of the GNU Lesser General            //
//   Public License along with this source; if not, download it           //
//   from http://www.opencores.org/lgpl.shtml                             //
//                                                                        //
-->
<ipxact:component 
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
xmlns:socgen="http://opencores.org"
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
<ipxact:vendor>valentfx.com</ipxact:vendor>
<ipxact:library>fpgas</ipxact:library>
<ipxact:name>logipi_T6502</ipxact:name>
<ipxact:version>default</ipxact:version>
  

<ipxact:componentGenerators>

<ipxact:componentGenerator>
  <ipxact:name>gen_ise_filelist</ipxact:name>
  <ipxact:phase>104.0</ipxact:phase>
  <ipxact:apiType>none</ipxact:apiType>
  <ipxact:vendorExtensions>
    <socgen:envIdentifier>:*Synthesis:*</socgen:envIdentifier>
  </ipxact:vendorExtensions>
  <ipxact:generatorExe>tools/sys/gen_child_filelist</ipxact:generatorExe>
  <ipxact:parameters>
    <ipxact:parameter> 
      <ipxact:name>top</ipxact:name>
    </ipxact:parameter>
    <ipxact:parameter> 
      <ipxact:name>suffix</ipxact:name>
      <ipxact:value>ISE</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter> 
      <ipxact:name>leader</ipxact:name>
      <ipxact:value>"verilog work "</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter> 
      <ipxact:name>overlay_src_ven</ipxact:name>
      <ipxact:value>opencores.org</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter> 
      <ipxact:name>overlay_src_lib</ipxact:name>
      <ipxact:value>cde</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter> 
      <ipxact:name>overlay_des_ven</ipxact:name>
      <ipxact:value>valentfx.com</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter> 
      <ipxact:name>overlay_des_lib</ipxact:name>
      <ipxact:value>logipi</ipxact:value>
    </ipxact:parameter>

  </ipxact:parameters>
</ipxact:componentGenerator>

<ipxact:componentGenerator>
  <ipxact:name>gen_verilog</ipxact:name>
  <ipxact:phase>104.0</ipxact:phase>
  <ipxact:apiType>none</ipxact:apiType>
  <ipxact:vendorExtensions><socgen:envIdentifier>:*common:*</socgen:envIdentifier></ipxact:vendorExtensions>
  <ipxact:generatorExe>tools/verilog/gen_verilog</ipxact:generatorExe>
    <ipxact:parameters>
    <ipxact:parameter> 
      <ipxact:name>destination</ipxact:name>
      <ipxact:value>logipi_T6502_default</ipxact:value>
    </ipxact:parameter>
  </ipxact:parameters>
</ipxact:componentGenerator>

</ipxact:componentGenerators>






 <ipxact:busInterfaces>


 <ipxact:busInterface><ipxact:name>A_CLK</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="pad" version="def"/>
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef  vendor="opencores.org" library="Busdefs" name="pad" version="ring"/>
    <ipxact:portMaps>
          <ipxact:portMap>
          <ipxact:logicalPort><ipxact:name>PAD_in</ipxact:name>
          </ipxact:logicalPort>
          <ipxact:physicalPort><ipxact:name>A_CLK</ipxact:name>
          </ipxact:physicalPort>
          </ipxact:portMap>
    </ipxact:portMaps>
        
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
  <ipxact:master/>

 </ipxact:busInterface>




 <ipxact:busInterface><ipxact:name>SW</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="pad" version="def"/>
  
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef  vendor="opencores.org" library="Busdefs" name="pad" version="ring"/>
    <ipxact:portMaps>
          <ipxact:portMap>
          <ipxact:logicalPort><ipxact:name>PAD_in</ipxact:name>
          </ipxact:logicalPort>
          <ipxact:physicalPort><ipxact:name>SW</ipxact:name>
          <ipxact:wire><ipxact:vectors><ipxact:vector><ipxact:left>1</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:vectors></ipxact:wire>
          </ipxact:physicalPort>
          </ipxact:portMap>
    </ipxact:portMaps>
        
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>


  <ipxact:master/>

 </ipxact:busInterface>




 <ipxact:busInterface><ipxact:name>BTN</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="pad" version="def"/>
  
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef  vendor="opencores.org" library="Busdefs" name="pad" version="ring"/>
    <ipxact:portMaps>
          <ipxact:portMap>
          <ipxact:logicalPort><ipxact:name>PAD_in</ipxact:name>
          </ipxact:logicalPort>
          <ipxact:physicalPort><ipxact:name>BTN</ipxact:name>
          <ipxact:wire><ipxact:vectors><ipxact:vector><ipxact:left>1</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:vectors></ipxact:wire>
          </ipxact:physicalPort>
          </ipxact:portMap>
    </ipxact:portMaps>
        
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>


  <ipxact:master/>

 </ipxact:busInterface>




 <ipxact:busInterface><ipxact:name>LED</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="pad" version="def"/>
  
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef  vendor="opencores.org" library="Busdefs" name="pad" version="ring"/>
    <ipxact:portMaps>
          <ipxact:portMap>
          <ipxact:logicalPort><ipxact:name>PAD_out</ipxact:name>
          </ipxact:logicalPort>
          <ipxact:physicalPort><ipxact:name>LED</ipxact:name>
          <ipxact:wire><ipxact:vectors><ipxact:vector><ipxact:left>1</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:vectors></ipxact:wire>
          </ipxact:physicalPort>
          </ipxact:portMap>
    </ipxact:portMaps>
        
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>


  <ipxact:master/>

 </ipxact:busInterface>




 <ipxact:busInterface><ipxact:name>PMOD1</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="pad" version="def"/>
  
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef  vendor="opencores.org" library="Busdefs" name="pad" version="ring"/>
    <ipxact:portMaps>
          <ipxact:portMap>
          <ipxact:logicalPort><ipxact:name>PAD_io</ipxact:name>
          </ipxact:logicalPort>
          <ipxact:physicalPort><ipxact:name>PMOD1</ipxact:name>
          <ipxact:wire><ipxact:vectors><ipxact:vector><ipxact:left>7</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:vectors></ipxact:wire>
          </ipxact:physicalPort>
          </ipxact:portMap>
    </ipxact:portMaps>
        
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>


  <ipxact:master/>

 </ipxact:busInterface>



 

 <ipxact:busInterface><ipxact:name>PMOD2</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="pad" version="def"/>
  
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef  vendor="opencores.org" library="Busdefs" name="pad" version="ring"/>
    <ipxact:portMaps>
          <ipxact:portMap>
          <ipxact:logicalPort><ipxact:name>PAD_out</ipxact:name>
          </ipxact:logicalPort>
          <ipxact:physicalPort><ipxact:name>PMOD2</ipxact:name>
          <ipxact:wire><ipxact:vectors><ipxact:vector><ipxact:left>7</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:vectors></ipxact:wire>
          </ipxact:physicalPort>
          </ipxact:portMap>
    </ipxact:portMaps>
        
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>


  <ipxact:master/>

 </ipxact:busInterface>



 

 <ipxact:busInterface><ipxact:name>PMOD3</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="pad" version="def"/>
  
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef  vendor="opencores.org" library="Busdefs" name="pad" version="ring"/>
    <ipxact:portMaps>
          <ipxact:portMap>
          <ipxact:logicalPort><ipxact:name>PAD_out</ipxact:name>
          </ipxact:logicalPort>
          <ipxact:physicalPort><ipxact:name>PMOD3</ipxact:name>
          <ipxact:wire><ipxact:vectors><ipxact:vector><ipxact:left>7</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:vectors></ipxact:wire>
          </ipxact:physicalPort>
          </ipxact:portMap>
    </ipxact:portMaps>
        
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>


  <ipxact:master/>

 </ipxact:busInterface>





 <ipxact:busInterface><ipxact:name>PMOD4</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="pad" version="def"/>
  
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef  vendor="opencores.org" library="Busdefs" name="pad" version="ring"/>
    <ipxact:portMaps>
          <ipxact:portMap>
          <ipxact:logicalPort><ipxact:name>PAD_out</ipxact:name>
          </ipxact:logicalPort>
          <ipxact:physicalPort><ipxact:name>PMOD4</ipxact:name>
          <ipxact:wire><ipxact:vectors><ipxact:vector><ipxact:left>7</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:vectors></ipxact:wire>
          </ipxact:physicalPort>
          </ipxact:portMap>
    </ipxact:portMaps>
        
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>


  <ipxact:master/>

 </ipxact:busInterface>



 <ipxact:busInterface><ipxact:name>SYS_SPI_SCK</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="pad" version="def"/>
  
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef  vendor="opencores.org" library="Busdefs" name="pad" version="ring"/>
    <ipxact:portMaps>
          <ipxact:portMap>
          <ipxact:logicalPort><ipxact:name>PAD_in</ipxact:name>
          </ipxact:logicalPort>
          <ipxact:physicalPort><ipxact:name>SYS_SPI_SCK</ipxact:name>
          </ipxact:physicalPort>
          </ipxact:portMap>
    </ipxact:portMaps>
        
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>


  <ipxact:master/>

 </ipxact:busInterface>


  <ipxact:busInterface><ipxact:name>SYS_SPI_MISO</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="pad" version="def"/>
  
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef  vendor="opencores.org" library="Busdefs" name="pad" version="ring"/>
    <ipxact:portMaps>
          <ipxact:portMap>
          <ipxact:logicalPort><ipxact:name>PAD_out</ipxact:name>
          </ipxact:logicalPort>
          <ipxact:physicalPort><ipxact:name>SYS_SPI_MISO</ipxact:name>
          </ipxact:physicalPort>
          </ipxact:portMap>
    </ipxact:portMaps>
        
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>


  <ipxact:master/>

 </ipxact:busInterface>



  <ipxact:busInterface><ipxact:name>SYS_SPI_MOSI</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="pad" version="def"/>
  
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef  vendor="opencores.org" library="Busdefs" name="pad" version="ring"/>
    <ipxact:portMaps>
          <ipxact:portMap>
          <ipxact:logicalPort><ipxact:name>PAD_in</ipxact:name>
          </ipxact:logicalPort>
          <ipxact:physicalPort><ipxact:name>SYS_SPI_MOSI</ipxact:name>
          </ipxact:physicalPort>
          </ipxact:portMap>
    </ipxact:portMaps>
        
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>


  <ipxact:master/>

 </ipxact:busInterface>



  <ipxact:busInterface><ipxact:name>RP_SPI_CE0N</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="pad" version="def"/>
  
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef  vendor="opencores.org" library="Busdefs" name="pad" version="ring"/>
    <ipxact:portMaps>
          <ipxact:portMap>
          <ipxact:logicalPort><ipxact:name>PAD_in</ipxact:name>
          </ipxact:logicalPort>
          <ipxact:physicalPort><ipxact:name>RP_SPI_CE0N</ipxact:name>
          </ipxact:physicalPort>
          </ipxact:portMap>
    </ipxact:portMaps>
        
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>


  <ipxact:master/>

 </ipxact:busInterface>




 




 
 

 </ipxact:busInterfaces>














<ipxact:model>


<ipxact:modelParameters>
    <ipxact:modelParameter><ipxact:name>CLOCK_PLL_MULT</ipxact:name><ipxact:value>2</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>CLOCK_PLL_DIV</ipxact:name><ipxact:value>4</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>CLOCK_PLL_SIZE</ipxact:name><ipxact:value>4</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>CLOCK_SRC</ipxact:name><ipxact:value>0</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>RESET_SENSE</ipxact:name><ipxact:value>1</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>CHIP_ID</ipxact:name><ipxact:value>32'hf1c2e093</ipxact:value></ipxact:modelParameter>
</ipxact:modelParameters>




<ipxact:instantiations>

 <ipxact:designInstantiation>
        <ipxact:name>Hierarchical2</ipxact:name>
        <ipxact:designRef vendor="valentfx.com" library="logipi" name="fpga" version="design"/>
 </ipxact:designInstantiation>


    
 <ipxact:designInstantiation>
     <ipxact:name>Hierarchical</ipxact:name>
     <ipxact:designRef vendor="valentfx.com" library="fpgas" name="logipi_T6502" version="fpga.design"/>
 </ipxact:designInstantiation>


 <ipxact:designInstantiation>
     <ipxact:name>Padring_jtag</ipxact:name>
     <ipxact:designRef vendor="valentfx.com" library="logipi" name="fpga" version="jtag_design"/>
  </ipxact:designInstantiation>

  </ipxact:instantiations>


                  
  <ipxact:views>


    <ipxact:view>
       <ipxact:name>Hierarchical2</ipxact:name>
       <ipxact:designInstantiationRef>Hierarchical2</ipxact:designInstantiationRef>
    </ipxact:view>
    
   <ipxact:view>
       <ipxact:name>Hierarchical</ipxact:name><ipxact:envIdentifier>:*Simulation:*</ipxact:envIdentifier>
       <ipxact:designInstantiationRef>Hierarchical</ipxact:designInstantiationRef>
   </ipxact:view>


   <ipxact:view>
       <ipxact:name>Padring_jtag</ipxact:name><ipxact:envIdentifier>:*Simulation:*</ipxact:envIdentifier>
       <ipxact:designInstantiationRef>Padring_jtag</ipxact:designInstantiationRef>
   </ipxact:view>


    <ipxact:view>
              <ipxact:name>verilog</ipxact:name><ipxact:envIdentifier>:*Simulation:*</ipxact:envIdentifier>              
              <ipxact:vendorExtensions>
              <ipxact:componentRef ipxact:vendor="opencores.org" 
                                   ipxact:library="Testbench" 
                                   ipxact:name="toolflow" 
                                   ipxact:version="verilog"/> 
              </ipxact:vendorExtensions>
    </ipxact:view>



    <ipxact:view>
      <ipxact:name>common</ipxact:name><ipxact:envIdentifier>:*common:*</ipxact:envIdentifier>
      <ipxact:language>Verilog</ipxact:language>
      <ipxact:modelName></ipxact:modelName>
      <ipxact:fileSetRef><ipxact:localName>fs-common</ipxact:localName></ipxact:fileSetRef>
    </ipxact:view>

  <ipxact:view>
    <ipxact:name>sim</ipxact:name><ipxact:envIdentifier>:*Simulation:*</ipxact:envIdentifier>
    <ipxact:language>Verilog</ipxact:language>
    <ipxact:modelName></ipxact:modelName>
    <ipxact:fileSetRef><ipxact:localName>fs-sim</ipxact:localName></ipxact:fileSetRef>
  </ipxact:view>


  <ipxact:view>
    <ipxact:name>syn</ipxact:name><ipxact:envIdentifier>:*Synthesis:*</ipxact:envIdentifier>
    <ipxact:language>Verilog</ipxact:language>
    <ipxact:modelName></ipxact:modelName>
    <ipxact:fileSetRef><ipxact:localName>fs-sim</ipxact:localName></ipxact:fileSetRef>
  </ipxact:view>


  <ipxact:view>
    <ipxact:name>doc</ipxact:name><ipxact:envIdentifier>:*Simulation:*</ipxact:envIdentifier>
    <ipxact:vendorExtensions>
    <ipxact:componentRef ipxact:vendor="opencores.org" 
                         ipxact:library="Testbench" 
                         ipxact:name="toolflow" 
                         ipxact:version="documentation"/> 
    </ipxact:vendorExtensions>
    <ipxact:envIdentifier>:*Documentation:*</ipxact:envIdentifier>
    <ipxact:language>Verilog</ipxact:language>
  </ipxact:view>


 </ipxact:views>




<ipxact:ports>


<ipxact:port><ipxact:name>A_CLK</ipxact:name>
<ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:wire><ipxact:direction>in</ipxact:direction></ipxact:wire>
</ipxact:port>


 <ipxact:port><ipxact:name>SW</ipxact:name>
<ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:wire><ipxact:direction>in</ipxact:direction></ipxact:wire>
 </ipxact:port>
 
 <ipxact:port><ipxact:name>BTN</ipxact:name>
<ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:wire><ipxact:direction>in</ipxact:direction></ipxact:wire>
 </ipxact:port>
 
 <ipxact:port><ipxact:name>LED</ipxact:name>
<ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:wire><ipxact:direction>out</ipxact:direction></ipxact:wire>
 </ipxact:port>
 
 <ipxact:port><ipxact:name>PMOD1</ipxact:name>
<ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:wire><ipxact:direction>inout</ipxact:direction></ipxact:wire>
 </ipxact:port>
 
 <ipxact:port><ipxact:name>PMOD2</ipxact:name>
<ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:wire><ipxact:direction>inout</ipxact:direction></ipxact:wire>
 </ipxact:port>
 
 <ipxact:port><ipxact:name>PMOD3</ipxact:name>
<ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:wire><ipxact:direction>inout</ipxact:direction></ipxact:wire>
 </ipxact:port>
 
 <ipxact:port><ipxact:name>PMOD4</ipxact:name>
<ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:wire><ipxact:direction>inout</ipxact:direction></ipxact:wire>
 </ipxact:port>
 
 <ipxact:port><ipxact:name>SYS_SPI_SCK</ipxact:name>
<ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:wire><ipxact:direction>in</ipxact:direction></ipxact:wire>
 </ipxact:port>
 
  <ipxact:port><ipxact:name>SYS_SPI_MISO</ipxact:name>
<ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:wire><ipxact:direction>out</ipxact:direction></ipxact:wire>
  </ipxact:port>
  
  <ipxact:port><ipxact:name>SYS_SPI_MOSI</ipxact:name>
<ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:wire><ipxact:direction>in</ipxact:direction></ipxact:wire>
  </ipxact:port>
  
  <ipxact:port><ipxact:name>RP_SPI_CE0N</ipxact:name>
<ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:wire><ipxact:direction>in</ipxact:direction></ipxact:wire>
</ipxact:port>



  
 </ipxact:ports>  

 


</ipxact:model>




  <ipxact:fileSets>



    <ipxact:fileSet>
      <ipxact:name>fs-pad</ipxact:name>


      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/pad/top.fpga</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>module</ipxact:userFileType>
      </ipxact:file>


      <ipxact:file>
        <ipxact:name>../views/pad/</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>libraryDir</ipxact:userFileType>
      </ipxact:file>



    </ipxact:fileSet>



    <ipxact:fileSet>
      <ipxact:name>fs-sim</ipxact:name>

      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/copyright</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>include</ipxact:userFileType>
      </ipxact:file>

      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/common/logipi_T6502_default</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>module</ipxact:userFileType>
      </ipxact:file>

      <ipxact:file>
        <ipxact:logicalName>dest_dir</ipxact:logicalName>
        <ipxact:name>../views/sim/</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>libraryDir</ipxact:userFileType>
      </ipxact:file>

    </ipxact:fileSet>




    <ipxact:fileSet>
      <ipxact:name>fs-syn</ipxact:name>

      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/copyright</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>include</ipxact:userFileType>
      </ipxact:file>

      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/common/logipi_T6502_default</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>module</ipxact:userFileType>
      </ipxact:file>

      <ipxact:file>
        <ipxact:logicalName>dest_dir</ipxact:logicalName>
        <ipxact:name>../views/syn/</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>libraryDir</ipxact:userFileType>
      </ipxact:file>

    </ipxact:fileSet>





    <ipxact:fileSet>
      <ipxact:name>fs-lint</ipxact:name>

      <ipxact:file>
        <ipxact:logicalName>dest_dir</ipxact:logicalName>
        <ipxact:name>../views/syn/</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>libraryDir</ipxact:userFileType>
      </ipxact:file>

    </ipxact:fileSet>









  </ipxact:fileSets>






</ipxact:component>

Compare with Previous | Blame | View Log

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.