URL https://opencores.org/ocsvn/bw_tiff_compression/bw_tiff_compression/trunk

Subversion Repositories bw_tiff_compression

[/] [bw_tiff_compression/] [trunk/] [wcfg/] [TB_capture_manager.wcfg] - Blame information for rev 20

Go to most recent revision | Details | Compare with Previous | View Log




   
   
   
      
         
            
            
            
            
            
            
            
         
      
   
   
   
      col_o[15:0]
      col_o[15:0]
      UNSIGNEDDECRADIX
   
   
      row_o[15:0]
      row_o[15:0]
      UNSIGNEDDECRADIX
   
   
      fsync_i
      fsync_i
   
   
      rsync_i
      rsync_i
   
   
      pclk_i
      pclk_i
   
   
      pix
      pix
   
   
      UART_pc
      label
      
         rst
         rst
      
      
         clk
         clk
      
      
         tfctr[3:0]
         tfctr[3:0]
      
      
         wr
         wr
      
      
         dbin[7:0]
         dbin[7:0]
         UNSIGNEDDECRADIX
      
      
         txd
         txd
      
      
         tbe
         tbe
      
      
         rxd
         rxd
      
      
         dbout[7:0]
         dbout[7:0]
         HEXRADIX
      
      
         dbout[7:0]
         dbout[7:0]
         BINARYRADIX
      
      
         rda
         rda
      
      
         rd
         rd
      
      
         sttcur
         sttcur
      
      
         strcur
         strcur
      
      
         ctr[3:0]
         ctr[3:0]
      
      
         tdelayctr[12:0]
         tdelayctr[12:0]
      
      
         baudrate[12:0]
         baudrate[12:0]
         UNSIGNEDDECRADIX
      
      
         bauddivide[8:0]
         bauddivide[8:0]
         UNSIGNEDDECRADIX
      
   
   
      UART_fpga
      label
      
         rst
         rst
      
      
         clk
         clk
      
      
         tfctr[3:0]
         tfctr[3:0]
      
      
         txd
         txd
      
      
         rxd
         rxd
      
      
         dbin[7:0]
         dbin[7:0]
         HEXRADIX
      
      
         clk
         clk
      
      
         rd
         rd
      
      
         wr
         wr
      
      
         rda
         rda
      
      
         tbe
         tbe
      
      
         dbout[7:0]
         dbout[7:0]
         UNSIGNEDDECRADIX
      
      
         sttcur
         sttcur
      
      
         strcur
         strcur
      
      
         clkdiv[9:0]
         clkdiv[9:0]
      
      
         ctr[3:0]
         ctr[3:0]
      
      
         baudrate[12:0]
         baudrate[12:0]
         UNSIGNEDDECRADIX
      
      
         bauddivide[8:0]
         bauddivide[8:0]
         UNSIGNEDDECRADIX
      
   
   
      TX_RAM
      label
      
         reset_i
         reset_i
      
      
         rd1
         rd1
      
      
         rd_addr1[9:0]
         rd_addr1[9:0]
         UNSIGNEDDECRADIX
      
      
         rd2
         rd2
      
      
         rd_addr2[9:0]
         rd_addr2[9:0]
         UNSIGNEDDECRADIX
      
      
         rd3
         rd3
      
      
         rd_addr3[9:0]
         rd_addr3[9:0]
         UNSIGNEDDECRADIX
      
      
         rd4
         rd4
      
      
         rd_addr4[9:0]
         rd_addr4[9:0]
         UNSIGNEDDECRADIX
      
      
         mux_sel[1:0]
         mux_sel[1:0]
      
      
         wr1
         wr1
      
      
         wr_addr1[9:0]
         wr_addr1[9:0]
         UNSIGNEDDECRADIX
      
      
         wr2
         wr2
      
      
         wr_addr2[9:0]
         wr_addr2[9:0]
         UNSIGNEDDECRADIX
      
      
         wr3
         wr3
      
      
         wr_addr3[9:0]
         wr_addr3[9:0]
         UNSIGNEDDECRADIX
      
      
         wr4
         wr4
      
      
         wr_addr4[9:0]
         wr_addr4[9:0]
         UNSIGNEDDECRADIX
      
   
   
      byte_segmentation
      label
      
         reset_i
         reset_i
      
      
         d_i[27:0]
         d_i[27:0]
      
      
         d_width_i[4:0]
         d_width_i[4:0]
         UNSIGNEDDECRADIX
      
      
         d_rdy_i
         d_rdy_i
      
      
         FIFO
         label
         
            fifo_din[32:0]
            fifo_din[32:0]
         
         
            fifo_din(width)
            label
            UNSIGNEDDECRADIX
            
               [32]
               fifo_din[32]
            
            
               [31]
               fifo_din[31]
            
            
               [30]
               fifo_din[30]
            
            
               [29]
               fifo_din[29]
            
            
               [28]
               fifo_din[28]
            
         
         
            fifo_used[3:0]
            fifo_used[3:0]
            UNSIGNEDDECRADIX
         
         
            fifo_dout[32:0]
            fifo_dout[32:0]
         
         
            fifo_dout(width)
            label
            UNSIGNEDDECRADIX
            
               [32]
               fifo_dout[32]
            
            
               [31]
               fifo_dout[31]
            
            
               [30]
               fifo_dout[30]
            
            
               [29]
               fifo_dout[29]
            
            
               [28]
               fifo_dout[28]
            
         
         
            fifo_rd
            fifo_rd
         
         
            fifo_empty
            fifo_empty
         
         
            fifo_valid
            fifo_valid
         
      
      
         shift_reg[34:0]
         shift_reg[34:0]
      
      
         shift_reg[34:27]
         label
         HEXRADIX
         
            [34]
            shift_reg[34]
         
         
            [33]
            shift_reg[33]
         
         
            [32]
            shift_reg[32]
         
         
            [31]
            shift_reg[31]
         
         
            [30]
            shift_reg[30]
         
         
            [29]
            shift_reg[29]
         
         
            [28]
            shift_reg[28]
         
         
            [27]
            shift_reg[27]
         
      
      
         shift_reg[26:19]
         label
         HEXRADIX
         
            [26]
            shift_reg[26]
         
         
            [25]
            shift_reg[25]
         
         
            [24]
            shift_reg[24]
         
         
            [23]
            shift_reg[23]
         
         
            [22]
            shift_reg[22]
         
         
            [21]
            shift_reg[21]
         
         
            [20]
            shift_reg[20]
         
         
            [19]
            shift_reg[19]
         
      
      
         shift_reg[18:11]
         label
         HEXRADIX
         
            [18]
            shift_reg[18]
         
         
            [17]
            shift_reg[17]
         
         
            [16]
            shift_reg[16]
         
         
            [15]
            shift_reg[15]
         
         
            [14]
            shift_reg[14]
         
         
            [13]
            shift_reg[13]
         
         
            [12]
            shift_reg[12]
         
         
            [11]
            shift_reg[11]
         
      
      
         index[5:0]
         index[5:0]
         UNSIGNEDDECRADIX
      
      
         d1_o[7:0]
         d1_o[7:0]
         HEXRADIX
      
      
         d_rdy1_o
         d_rdy1_o
      
      
         d2_o[7:0]
         d2_o[7:0]
         HEXRADIX
      
      
         d_rdy2_o
         d_rdy2_o
      
      
         d3_o[7:0]
         d3_o[7:0]
         HEXRADIX
      
      
         d_rdy3_o
         d_rdy3_o
      
      
         d4_o[7:0]
         d4_o[7:0]
         HEXRADIX
      
      
         d_rdy4_o
         d_rdy4_o
      
   
   
      pclk_i
      pclk_i
   
   
      capture_manager
      label
      
         reset_i
         reset_i
      
      
         pclk_i
         pclk_i
      
      
         fsync_i
         fsync_i
      
      
         rsync_i
         rsync_i
      
      
         pix_data_i[7:0]
         pix_data_i[7:0]
      
      
         led0_o
         led0_o
      
      
         led1_o
         led1_o
      
      
         led2_o
         led2_o
      
      
         led3_o
         led3_o
      
      
         tx_mem_read_addr[11:0]
         tx_mem_read_addr[11:0]
         UNSIGNEDDECRADIX
      
      
         tx_mem_used[11:0]
         tx_mem_used[11:0]
         UNSIGNEDDECRADIX
      
      
         tx_buf_empty
         tx_buf_empty
      
      
         tx_trigger
         tx_trigger
      
      
         state
         state
      
      
         rxstreamsizesignal
         rxstreamsizesignal
      
      
         rxbytecnt
         rxbytecnt
         UNSIGNEDDECRADIX
      
      
         run_len_code_ccitt4[27:0]
         run_len_code_ccitt4[27:0]
      
      
         run_len_code_width_ccitt4[4:0]
         run_len_code_width_ccitt4[4:0]
      
      
         run_len_code_valid_ccitt4
         run_len_code_valid_ccitt4
      
      
         frame_finished_ccitt4
         frame_finished_ccitt4
      
   
   
      ccitt4_run_len_code_o[27:0]
      ccitt4_run_len_code_o[27:0]
   
   
      ccitt4_run_len_code_width_o[4:0]
      ccitt4_run_len_code_width_o[4:0]
   
   
      ccitt4_run_len_code_valid_o
      ccitt4_run_len_code_valid_o
   
   
      ccitt4_frame_finished_o
      ccitt4_frame_finished_o
   
   
      tx_memory_size_g
      tx_memory_size_g
      UNSIGNEDDECRADIX
   


Browse

Tools

Subversion Repositories bw_tiff_compression

[/] [bw_tiff_compression/] [trunk/] [wcfg/] [TB_capture_manager.wcfg] - Blame information for rev 20

Line No.	Rev	Author	Line
1	8	amulder
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20			`col_o[15:0]`
21			`col_o[15:0]`
22			`UNSIGNEDDECRADIX`
23
24
25			`row_o[15:0]`
26			`row_o[15:0]`
27			`UNSIGNEDDECRADIX`
28
29
30			`fsync_i`
31			`fsync_i`
32
33
34			`rsync_i`
35			`rsync_i`
36
37
38			`pclk_i`
39			`pclk_i`
40
41
42			`pix`
43			`pix`
44
45
46			`UART_pc`
47			`label`
48
49			`rst`
50			`rst`
51
52
53			`clk`
54			`clk`
55
56
57			`tfctr[3:0]`
58			`tfctr[3:0]`
59
60
61			`wr`
62			`wr`
63
64
65			`dbin[7:0]`
66			`dbin[7:0]`
67			`UNSIGNEDDECRADIX`
68
69
70			`txd`
71			`txd`
72
73
74			`tbe`
75			`tbe`
76
77
78			`rxd`
79			`rxd`
80
81
82			`dbout[7:0]`
83			`dbout[7:0]`
84			`HEXRADIX`
85
86
87			`dbout[7:0]`
88			`dbout[7:0]`
89			`BINARYRADIX`
90
91
92			`rda`
93			`rda`
94
95
96			`rd`
97			`rd`
98
99
100			`sttcur`
101			`sttcur`
102
103
104			`strcur`
105			`strcur`
106
107
108			`ctr[3:0]`
109			`ctr[3:0]`
110
111
112			`tdelayctr[12:0]`
113			`tdelayctr[12:0]`
114
115
116			`baudrate[12:0]`
117			`baudrate[12:0]`
118			`UNSIGNEDDECRADIX`
119
120
121			`bauddivide[8:0]`
122			`bauddivide[8:0]`
123			`UNSIGNEDDECRADIX`
124
125
126
127			`UART_fpga`
128			`label`
129
130			`rst`
131			`rst`
132
133
134			`clk`
135			`clk`
136
137
138			`tfctr[3:0]`
139			`tfctr[3:0]`
140
141
142			`txd`
143			`txd`
144
145
146			`rxd`
147			`rxd`
148
149
150			`dbin[7:0]`
151			`dbin[7:0]`
152			`HEXRADIX`
153
154
155			`clk`
156			`clk`
157
158
159			`rd`
160			`rd`
161
162
163			`wr`
164			`wr`
165
166
167			`rda`
168			`rda`
169
170
171			`tbe`
172			`tbe`
173
174
175			`dbout[7:0]`
176			`dbout[7:0]`
177			`UNSIGNEDDECRADIX`
178
179
180			`sttcur`
181			`sttcur`
182
183
184			`strcur`
185			`strcur`
186
187
188			`clkdiv[9:0]`
189			`clkdiv[9:0]`
190
191
192			`ctr[3:0]`
193			`ctr[3:0]`
194
195
196			`baudrate[12:0]`
197			`baudrate[12:0]`
198			`UNSIGNEDDECRADIX`
199
200
201			`bauddivide[8:0]`
202			`bauddivide[8:0]`
203			`UNSIGNEDDECRADIX`
204
205
206
207			`TX_RAM`
208			`label`
209
210			`reset_i`
211			`reset_i`
212
213
214			`rd1`
215			`rd1`
216
217
218			`rd_addr1[9:0]`
219			`rd_addr1[9:0]`
220			`UNSIGNEDDECRADIX`
221
222
223			`rd2`
224			`rd2`
225
226
227			`rd_addr2[9:0]`
228			`rd_addr2[9:0]`
229			`UNSIGNEDDECRADIX`
230
231
232			`rd3`
233			`rd3`
234
235
236			`rd_addr3[9:0]`
237			`rd_addr3[9:0]`
238			`UNSIGNEDDECRADIX`
239
240
241			`rd4`
242			`rd4`
243
244
245			`rd_addr4[9:0]`
246			`rd_addr4[9:0]`
247			`UNSIGNEDDECRADIX`
248
249
250			`mux_sel[1:0]`
251			`mux_sel[1:0]`
252
253
254			`wr1`
255			`wr1`
256
257
258			`wr_addr1[9:0]`
259			`wr_addr1[9:0]`
260			`UNSIGNEDDECRADIX`
261
262
263			`wr2`
264			`wr2`
265
266
267			`wr_addr2[9:0]`
268			`wr_addr2[9:0]`
269			`UNSIGNEDDECRADIX`
270
271
272			`wr3`
273			`wr3`
274
275
276			`wr_addr3[9:0]`
277			`wr_addr3[9:0]`
278			`UNSIGNEDDECRADIX`
279
280
281			`wr4`
282			`wr4`
283
284
285			`wr_addr4[9:0]`
286			`wr_addr4[9:0]`
287			`UNSIGNEDDECRADIX`
288
289
290
291			`byte_segmentation`
292			`label`
293
294			`reset_i`
295			`reset_i`
296
297
298			`d_i[27:0]`
299			`d_i[27:0]`
300
301
302			`d_width_i[4:0]`
303			`d_width_i[4:0]`
304			`UNSIGNEDDECRADIX`
305
306
307			`d_rdy_i`
308			`d_rdy_i`
309
310
311			`FIFO`
312			`label`
313
314			`fifo_din[32:0]`
315			`fifo_din[32:0]`
316
317
318			`fifo_din(width)`
319			`label`
320			`UNSIGNEDDECRADIX`
321
322			`[32]`
323			`fifo_din[32]`
324
325
326			`[31]`
327			`fifo_din[31]`
328
329
330			`[30]`
331			`fifo_din[30]`
332
333
334			`[29]`
335			`fifo_din[29]`
336
337
338			`[28]`
339			`fifo_din[28]`
340
341
342
343			`fifo_used[3:0]`
344			`fifo_used[3:0]`
345			`UNSIGNEDDECRADIX`
346
347
348			`fifo_dout[32:0]`
349			`fifo_dout[32:0]`
350
351
352			`fifo_dout(width)`
353			`label`
354			`UNSIGNEDDECRADIX`
355
356			`[32]`
357			`fifo_dout[32]`
358
359
360			`[31]`
361			`fifo_dout[31]`
362
363
364			`[30]`
365			`fifo_dout[30]`
366
367
368			`[29]`
369			`fifo_dout[29]`
370
371
372			`[28]`
373			`fifo_dout[28]`
374
375
376
377			`fifo_rd`
378			`fifo_rd`
379
380
381			`fifo_empty`
382			`fifo_empty`
383
384
385			`fifo_valid`
386			`fifo_valid`
387
388
389
390			`shift_reg[34:0]`
391			`shift_reg[34:0]`
392
393
394			`shift_reg[34:27]`
395			`label`
396			`HEXRADIX`
397
398			`[34]`
399			`shift_reg[34]`
400
401
402			`[33]`
403			`shift_reg[33]`
404
405
406			`[32]`
407			`shift_reg[32]`
408
409
410			`[31]`
411			`shift_reg[31]`
412
413
414			`[30]`
415			`shift_reg[30]`
416
417
418			`[29]`
419			`shift_reg[29]`
420
421
422			`[28]`
423			`shift_reg[28]`
424
425
426			`[27]`
427			`shift_reg[27]`
428
429
430
431			`shift_reg[26:19]`
432			`label`
433			`HEXRADIX`
434
435			`[26]`
436			`shift_reg[26]`
437
438
439			`[25]`
440			`shift_reg[25]`
441
442
443			`[24]`
444			`shift_reg[24]`
445
446
447			`[23]`
448			`shift_reg[23]`
449
450
451			`[22]`
452			`shift_reg[22]`
453
454
455			`[21]`
456			`shift_reg[21]`
457
458
459			`[20]`
460			`shift_reg[20]`
461
462
463			`[19]`
464			`shift_reg[19]`
465
466
467
468			`shift_reg[18:11]`
469			`label`
470			`HEXRADIX`
471
472			`[18]`
473			`shift_reg[18]`
474
475
476			`[17]`
477			`shift_reg[17]`
478
479
480			`[16]`
481			`shift_reg[16]`
482
483
484			`[15]`
485			`shift_reg[15]`
486
487
488			`[14]`
489			`shift_reg[14]`
490
491
492			`[13]`
493			`shift_reg[13]`
494
495
496			`[12]`
497			`shift_reg[12]`
498
499
500			`[11]`
501			`shift_reg[11]`
502
503
504
505			`index[5:0]`
506			`index[5:0]`
507			`UNSIGNEDDECRADIX`
508
509
510			`d1_o[7:0]`
511			`d1_o[7:0]`
512			`HEXRADIX`
513
514
515			`d_rdy1_o`
516			`d_rdy1_o`
517
518
519			`d2_o[7:0]`
520			`d2_o[7:0]`
521			`HEXRADIX`
522
523
524			`d_rdy2_o`
525			`d_rdy2_o`
526
527
528			`d3_o[7:0]`
529			`d3_o[7:0]`
530			`HEXRADIX`
531
532
533			`d_rdy3_o`
534			`d_rdy3_o`
535
536
537			`d4_o[7:0]`
538			`d4_o[7:0]`
539			`HEXRADIX`
540
541
542			`d_rdy4_o`
543			`d_rdy4_o`
544
545
546
547			`pclk_i`
548			`pclk_i`
549
550
551			`capture_manager`
552			`label`
553
554			`reset_i`
555			`reset_i`
556
557
558			`pclk_i`
559			`pclk_i`
560
561
562			`fsync_i`
563			`fsync_i`
564
565
566			`rsync_i`
567			`rsync_i`
568
569
570			`pix_data_i[7:0]`
571			`pix_data_i[7:0]`
572
573
574			`led0_o`
575			`led0_o`
576
577
578			`led1_o`
579			`led1_o`
580
581
582			`led2_o`
583			`led2_o`
584
585
586			`led3_o`
587			`led3_o`
588
589
590			`tx_mem_read_addr[11:0]`
591			`tx_mem_read_addr[11:0]`
592			`UNSIGNEDDECRADIX`
593
594
595			`tx_mem_used[11:0]`
596			`tx_mem_used[11:0]`
597			`UNSIGNEDDECRADIX`
598
599
600			`tx_buf_empty`
601			`tx_buf_empty`
602
603
604			`tx_trigger`
605			`tx_trigger`
606
607
608			`state`
609			`state`
610
611
612			`rxstreamsizesignal`
613			`rxstreamsizesignal`
614
615
616			`rxbytecnt`
617			`rxbytecnt`
618			`UNSIGNEDDECRADIX`
619
620
621			`run_len_code_ccitt4[27:0]`
622			`run_len_code_ccitt4[27:0]`
623
624
625			`run_len_code_width_ccitt4[4:0]`
626			`run_len_code_width_ccitt4[4:0]`
627
628
629			`run_len_code_valid_ccitt4`
630			`run_len_code_valid_ccitt4`
631
632
633			`frame_finished_ccitt4`
634			`frame_finished_ccitt4`
635
636
637
638			`ccitt4_run_len_code_o[27:0]`
639			`ccitt4_run_len_code_o[27:0]`
640
641
642			`ccitt4_run_len_code_width_o[4:0]`
643			`ccitt4_run_len_code_width_o[4:0]`
644
645
646			`ccitt4_run_len_code_valid_o`
647			`ccitt4_run_len_code_valid_o`
648
649
650			`ccitt4_frame_finished_o`
651			`ccitt4_frame_finished_o`
652
653
654			`tx_memory_size_g`
655			`tx_memory_size_g`
656			`UNSIGNEDDECRADIX`
657
658