/ H @ EH>| G IEEE IEEE G unisim unisim c IEEE std_logic_1164 all d IEEE numeric_std all e unisim vcomponents all f work common all : sync ' 2 > J9 U a ma u1 } q 6 Bi N! Y e qI y Y Y q ' + A #) v Q2 6 @ 6 : FREQ 6 #) ! n 2 * . #) @ Bi : PERIOD Bi #) ! o > * : #) @ N! : START N! #) ! p J9 * FQ #) @ Y : WIDTH Y #) ! q U * R #) @ e : VISIBLE e #) ! r a * ] #) v qI : rst qI #) p u ma iy #) : clk y #) p v u1 iy #) : cke #) p w } iy #) : sync_n #) p x iy #) : gate #) p y iy #) : blank Y #) p z q iy #) @ ) ' Q2 A @ ) v J< ) : cnt #) p { #) % A q Y ' %C:/Xilinx/ISEexamples/cpu8080/vga.vhd sync work sync work standard std std_logic_1164 IEEE numeric_std IEEE
