/ H !n E_un G IEEE IEEE G unisim unisim e IEEE std_logic_1164 all f IEEE numeric_std all g unisim vcomponents all h work common all : sync ' 2 > J9 U a ma u1 } q 6 Bi N! Y e qI y Y Y q ' + A #) v Q2 6 @ 6 : FREQ 6 #) ! p 2 * . #) @ Bi : PERIOD Bi #) ! q > * : #) @ N! : START N! #) ! r J9 * FQ #) @ Y : WIDTH Y #) ! s U * R #) @ e : VISIBLE e #) ! t a * ] #) v qI : rst qI #) p w ma iy #) : clk y #) p x u1 iy #) : cke #) p y } iy #) : sync_n #) p z iy #) : gate #) p { iy #) : blank Y #) p | q iy #) @ ) ' Q2 A @ ) v J< ) : cnt #) p } #) % A q Y ' %C:/Xilinx/ISEexamples/cpu8080/vga.vhd sync work sync work standard std std_logic_1164 IEEE numeric_std IEEE
