URL https://opencores.org/ocsvn/csa/csa/trunk

Subversion Repositories csa

[/] [csa/] [trunk/] [quartus10/] [csa_fpga.v] - Blame information for rev 28

Go to most recent revision | Details | Compare with Previous | View Log


 
 
// this file is the test circuit
// author: Simom Panti
//
 
 
module csa_fpga(
                          output              bell
                        , input               clk
                        , input               rst
                        , input               flaga
                        , input               flagb
                        , input               flagc
                        , output              slcs
                        , output              pktend
                        , output reg          sloe
                        , output reg          slwr
                        , output reg          slrd
                        , output reg [ 1:0]   fifoadr
                        , inout      [15:0]   fd
                        , input               ifclk
                        , output     [ 7:0]   led
                        , output     [ 3:0]   ledseg
                        , output     [ 7:0]   seg_d
             );
 
 
        wire usbclk = ifclk;
        wire ep6_havedata = flaga;
        wire ep2_haveroom = flagc;
 
        assign bell = 1'h1;
 
`define CNT_WIDTH 25
`define STA_WIDTH 4
 
        ////////////////////////////////////////////////////////////////////////////////
        // led control
        ////////////////////////////////////////////////////////////////////////////////
        reg [`CNT_WIDTH-1:0]led_cnt;
 
        always @(posedge usbclk)
                led_cnt <= led_cnt + `CNT_WIDTH'h00001;
 
        wire sec_clk = led_cnt[`CNT_WIDTH-1];
 
        led_cnt led1(
                         .clk    (usbclk)
                       , .rst    (rst)
                       , .scan   (sec_clk)
                       , .led    (led)
                        );
 
 
        wire seg_clk = led_cnt[`CNT_WIDTH-16];
        ledseg_cnt ledseg1(
                         .clk      (usbclk)
                       , .rst      (rst)
                       , .scan     (seg_clk)
                       , .data     (fd)
                       , .seg      (ledseg)
                       , .segd     (seg_d)
                        );
 
        ////////////////////////////////////////////////////////////////////////////////
        // usb interface
        ////////////////////////////////////////////////////////////////////////////////
 
 
 
        ////////////////////////////////////////////////////////////////////////////////
        // csa decrypt module
        ////////////////////////////////////////////////////////////////////////////////
        decrypt csa_decrypt(
                                 . clk            (ifclk)
                                ,. rst            (rst)
                                ,. ck             (64'h0000000000000000)
                                ,. key_en         (1'h0)
                                ,. even_odd       (1'h0)
                                ,. en             ()
                                ,. encrypted      ()
                                ,. decrypted      ()
                                ,. invalid        ()
                    );
 
 
endmodule
 

Line No.	Rev	Author	Line
1	28	simon111
2
3			`// this file is the test circuit`
4			`// author: Simom Panti`
5			`//`
6
7
8			`module csa_fpga(`
9			`output bell`
10			`, input clk`
11			`, input rst`
12			`, input flaga`
13			`, input flagb`
14			`, input flagc`
15			`, output slcs`
16			`, output pktend`
17			`, output reg sloe`
18			`, output reg slwr`
19			`, output reg slrd`
20			`, output reg [ 1:0] fifoadr`
21			`, inout [15:0] fd`
22			`, input ifclk`
23			`, output [ 7:0] led`
24			`, output [ 3:0] ledseg`
25			`, output [ 7:0] seg_d`
26			`);`
27
28
29			`wire usbclk = ifclk;`
30			`wire ep6_havedata = flaga;`
31			`wire ep2_haveroom = flagc;`
32
33			`assign bell = 1'h1;`
34
35			`define CNT_WIDTH 25
36			`define STA_WIDTH 4
37
38			`////////////////////////////////////////////////////////////////////////////////`
39			`// led control`
40			`////////////////////////////////////////////////////////////////////////////////`
41			reg [`CNT_WIDTH-1:0]led_cnt;
42
43			`always @(posedge usbclk)`
44			led_cnt <= led_cnt + `CNT_WIDTH'h00001;
45
46			wire sec_clk = led_cnt[`CNT_WIDTH-1];
47
48			`led_cnt led1(`
49			`.clk (usbclk)`
50			`, .rst (rst)`
51			`, .scan (sec_clk)`
52			`, .led (led)`
53			`);`
54
55
56			wire seg_clk = led_cnt[`CNT_WIDTH-16];
57			`ledseg_cnt ledseg1(`
58			`.clk (usbclk)`
59			`, .rst (rst)`
60			`, .scan (seg_clk)`
61			`, .data (fd)`
62			`, .seg (ledseg)`
63			`, .segd (seg_d)`
64			`);`
65
66			`////////////////////////////////////////////////////////////////////////////////`
67			`// usb interface`
68			`////////////////////////////////////////////////////////////////////////////////`
69
70
71
72			`////////////////////////////////////////////////////////////////////////////////`
73			`// csa decrypt module`
74			`////////////////////////////////////////////////////////////////////////////////`
75			`decrypt csa_decrypt(`
76			`. clk (ifclk)`
77			`,. rst (rst)`
78			`,. ck (64'h0000000000000000)`
79			`,. key_en (1'h0)`
80			`,. even_odd (1'h0)`
81			`,. en ()`
82			`,. encrypted ()`
83			`,. decrypted ()`
84			`,. invalid ()`
85			`);`
86
87
88			`endmodule`
89

Browse

Tools

Subversion Repositories csa

[/] [csa/] [trunk/] [quartus10/] [csa_fpga.v] - Blame information for rev 28