H * G( y G IEEE IEEE u1 IEEE STD_LOGIC_1164 ALL u1 IEEE STD_LOGIC_ARITH ALL u1 IEEE STD_LOGIC_UNSIGNED ALL u1 work types all u1 G UNISIM UNISIM u1 UNISIM Vcomponents ALL u1 : cpu * u1 2 : FQ N! U a iy 6 > J9 R Y e ma A q * + #) ' u1 v 6 : clk_in 6 ' p # 2 . ' : reset_in > ' p $ : . ' v Y J9 : pcout J9 ' p & FQ Bi ' : exten R ' p ' N! . ' : extwe Y ' p ( U . ' v qK e : extaddr e ' p ) a ] ' : extdata ma ' p * iy ] ' P % Y #) q A * y ./home/andi/xilinx/another_dl_vor_rs232/cpu.vhd u1 cpu work cpu work std_logic_1164 IEEE types work
