OpenCores
URL https://opencores.org/ocsvn/esoc/esoc/trunk

Subversion Repositories esoc

[/] [esoc/] [trunk/] [Simulation/] [Scripts/] [esoc_control_test_stim_99.txt] - Blame information for rev 41

Details | Compare with Previous | View Log

Line No. Rev Author Line
1 41 lmaarsen 
-- ID:099
2 
--
3 
-- Search bookmarks:
4 
-- TBENCH CTRL   DARB   SARB   SENG   SCNT
5 
-- P0CTRL P1CTRL P2CTRL P3CTRL P4CTRL P5CTRL P6CTRL P7CTRL
6 
-- P0CNT  P1CNT  P2CNT  P3CNT  P4CNT  P5CNT  P6CNT  P7CNT
7 
-- status: ERROR
8 
--
9 
--========================================================
10 
-- Status & Control ESOC Control                (CTRL)
11 
--========================================================
12 
--
13 
--========================================================
14 
-- Status & Control ESOC Data Bus Arbiter       (DARB)
15 
--========================================================
16 
-- Port disable
17 
mw 8800 00008003
18 
wt 10
19 
--========================================================
20 
-- Status & Control ESOC Search Bus Arbiter     (SARB)
21 
--========================================================
22 
-- Port disable
23 
--
24 
-- Port weight
25 
--
26 
--========================================================
27 
-- Status & Control ESOC Search Engine          (SENG)
28 
--========================================================
29 
-- Status and Control
30 
mw 8810 00000020
31 
wt 10
32 
--========================================================
33 
-- Status & Control ESOC Port 0               (P0CTRL)
34 
--========================================================
35 
----------------------------------------------------------
36 
-- Status & Control ESOC Port MAC
37 
----------------------------------------------------------
38 
-- Revision
39 
mr 0000 00000800
40 
wt 10
41 
-- Configuration
42 
mw 0002 0400001B
43 
wt 10
44 
mr 0002 0400001B
45 
wt 10
46 
-- Maximum Frame Length
47 
mw 0005 000005F2
48 
wt 10
49 
mr 0005 000005F2
50 
wt 10
51 
-- RX Almost Full Threshold, this threshold should not be
52 
-- necessary, but when it is 0, the Altera MAC gets corrupt
53 
-- when an overrun occurs!
54 
mw 000C 00000003
55 
wt 10
56 
mr 000C 00000003
57 
wt 10
58 
-- Set SMI Address
59 
mw 000F 00000000
60 
wt 10
61 
-- Write/Read SMI data
62 
mw 0081 0000A55A
63 
wt 10
64 
mr 0081 0000A55A
65 
wt 10
66 
-- Write/Read SMI data
67 
mw 009F 00005AA5
68 
wt 10
69 
mr 009F 00005AA5
70 
wt 10
71 
----------------------------------------------------------
72 
-- Status & Control ESOC Port MAL
73 
----------------------------------------------------------
74 
-- Status and Control
75 
mr 0180 00000001
76 
wt 10
77 
-- Default VLAN ID
78 
mr 0181 00000001
79 
wt 10
80 
mw 0181 00000001
81 
wt 10
82 
mr 0181 00000001
83 
wt 10
84 
-- VLAN ID Membership (VID 1, 2047, 4095)
85 
mw 0197 C0000001
86 
wt 10
87 
mw 0197 00000001
88 
wt 10
89 
mr 0197 40000000
90 
wt 10
91 
mw 0197 C00007FF
92 
wt 10
93 
mw 0197 000007FF
94 
wt 10
95 
mr 0197 40000000
96 
wt 10
97 
mw 0197 C0000FFF
98 
wt 10
99 
mw 0197 00000FFF
100 
wt 10
101 
mr 0197 40000000
102 
wt 10
103 
----------------------------------------------------------
104 
-- Status & Control ESOC Port Processor
105 
----------------------------------------------------------
106 
-- Status and Control
107 
mr 0190 00000000
108 
wt 10
109 
--========================================================
110 
-- Counters ESOC Port 0                        (P0CNT)
111 
--========================================================
112 
----------------------------------------------------------
113 
-- Counters ESOC Port MAC
114 
----------------------------------------------------------
115 
-- Outbound OK packets counter
116 
mr 001a 00000000
117 
wt 10
118 
--
119 
-- Inbound OK packets counter
120 
mr 001b 00000004
121 
wt 10
122 
--
123 
-- Inbound CRC Error packets counter
124 
mr 001c 00000000
125 
wt 10
126 
--
127 
-- Inbound Alignment Error packets counter
128 
mr 001d 00000000
129 
wt 10
130 
----------------------------------------------------------
131 
-- Counters ESOC Port Processor
132 
----------------------------------------------------------
133 
-- Outbound Done counter
134 
mr 0196 00000000
135 
wt 10
136 
--
137 
-- Outbound Drop counter
138 
mr 0195 00000000
139 
wt 10
140 
--
141 
-- Inbound Done counter
142 
mr 0194 00000004
143 
wt 10
144 
--
145 
-- Inbound Drop counter
146 
mr 0193 00000000
147 
wt 10
148 
--
149 
-- Search Done counter
150 
mr 0192 00000004
151 
wt 10
152 
--
153 
-- Search Drop counter
154 
mr 0191 00000000
155 
wt 10
156 
--

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.