URL https://opencores.org/ocsvn/light8080/light8080/trunk

Subversion Repositories light8080

[/] [light8080/] [trunk/] [verilog/] [syn/] [altera_c2/] [l80soc.fit.rpt] - Blame information for rev 85

Go to most recent revision | Details | Compare with Previous | View Log

Line No.	Rev	Author	Line
1	65	motilito	`Fitter report for l80soc`
2	66	motilito	`Sat Mar 03 19:54:03 2012`
3	65	motilito	`Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition`
4
5
6			`---------------------`
7			`; Table of Contents ;`
8			`---------------------`
9			`1. Legal Notice`
10			`2. Fitter Summary`
11			`3. Fitter Settings`
12			`4. Parallel Compilation`
13			`5. Incremental Compilation Preservation Summary`
14			`6. Incremental Compilation Partition Settings`
15			`7. Incremental Compilation Placement Preservation`
16			`8. Pin-Out File`
17			`9. Fitter Resource Usage Summary`
18			`10. Input Pins`
19			`11. Output Pins`
20			`12. Bidir Pins`
21			`13. I/O Bank Usage`
22			`14. All Package Pins`
23			`15. Output Pin Default Load For Reported TCO`
24			`16. Fitter Resource Utilization by Entity`
25			`17. Delay Chain Summary`
26			`18. Pad To Core Delay Chain Fanout`
27			`19. Control Signals`
28			`20. Global & Other Fast Signals`
29			`21. Non-Global High Fan-Out Signals`
30			`22. Fitter RAM Summary`
31			`23. Interconnect Usage Summary`
32			`24. LAB Logic Elements`
33			`25. LAB-wide Signals`
34			`26. LAB Signals Sourced`
35			`27. LAB Signals Sourced Out`
36			`28. LAB Distinct Inputs`
37			`29. Fitter Device Options`
38			`30. Operating Settings and Conditions`
39			`31. Estimated Delay Added for Hold Timing`
40			`32. Fitter Messages`
41
42
43
44			`----------------`
45			`; Legal Notice ;`
46			`----------------`
47			`Copyright (C) 1991-2010 Altera Corporation`
48			`Your use of Altera Corporation's design tools, logic functions`
49			`and other software and tools, and its AMPP partner logic`
50			`functions, and any output files from any of the foregoing`
51			`(including device programming or simulation files), and any`
52			`associated documentation or information are expressly subject`
53			`to the terms and conditions of the Altera Program License`
54			`Subscription Agreement, Altera MegaCore Function License`
55			`Agreement, or other applicable license agreement, including,`
56			`without limitation, that your use is for the sole purpose of`
57			`programming logic devices manufactured by Altera and sold by`
58			`Altera or its authorized distributors. Please refer to the`
59			`applicable agreement for further details.`
60
61
62
63			`+-----------------------------------------------------------------------------------+`
64			`; Fitter Summary ;`
65			`+------------------------------------+----------------------------------------------+`
66	66	motilito	`; Fitter Status ; Successful - Sat Mar 03 19:54:03 2012 ;`
67	65	motilito	`; Quartus II Version ; 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition ;`
68			`; Revision Name ; l80soc ;`
69			`; Top-level Entity Name ; l80soc ;`
70			`; Family ; Cyclone II ;`
71			`; Device ; EP2C8Q208C8 ;`
72			`; Timing Models ; Final ;`
73	66	motilito	`; Total logic elements ; 646 / 8,256 ( 8 % ) ;`
74			`; Total combinational functions ; 496 / 8,256 ( 6 % ) ;`
75			`; Dedicated logic registers ; 361 / 8,256 ( 4 % ) ;`
76			`; Total registers ; 361 ;`
77			`; Total pins ; 24 / 138 ( 17 % ) ;`
78	65	motilito	`; Total virtual pins ; 0 ;`
79			`; Total memory bits ; 47,616 / 165,888 ( 29 % ) ;`
80			`; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % ) ;`
81			`; Total PLLs ; 0 / 2 ( 0 % ) ;`
82			`+------------------------------------+----------------------------------------------+`
83
84
85			`+----------------------------------------------------------------------------------------------------------------------------------------------+`
86			`; Fitter Settings ;`
87			`+----------------------------------------------------------------------------+--------------------------------+--------------------------------+`
88			`; Option ; Setting ; Default Value ;`
89			`+----------------------------------------------------------------------------+--------------------------------+--------------------------------+`
90			`; Device ; EP2C8Q208C8 ; ;`
91			`; Minimum Core Junction Temperature ; 0 ; ;`
92			`; Maximum Core Junction Temperature ; 85 ; ;`
93			`; Fit Attempts to Skip ; 0 ; 0.0 ;`
94			`; Use smart compilation ; Off ; Off ;`
95			`; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On ; On ;`
96			`; Enable compact report table ; Off ; Off ;`
97			`; Use TimeQuest Timing Analyzer ; Off ; Off ;`
98			`; Router Timing Optimization Level ; Normal ; Normal ;`
99			`; Placement Effort Multiplier ; 1.0 ; 1.0 ;`
100			`; Router Effort Multiplier ; 1.0 ; 1.0 ;`
101			`; Always Enable Input Buffers ; Off ; Off ;`
102			`; Optimize Hold Timing ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;`
103			`; Optimize Multi-Corner Timing ; Off ; Off ;`
104			`; PowerPlay Power Optimization ; Normal compilation ; Normal compilation ;`
105			`; Optimize Timing ; Normal compilation ; Normal compilation ;`
106			`; Optimize Timing for ECOs ; Off ; Off ;`
107			`; Regenerate full fit report during ECO compiles ; Off ; Off ;`
108			`; Optimize IOC Register Placement for Timing ; On ; On ;`
109			`; Limit to One Fitting Attempt ; Off ; Off ;`
110			`; Final Placement Optimizations ; Automatically ; Automatically ;`
111			`; Fitter Aggressive Routability Optimizations ; Automatically ; Automatically ;`
112			`; Fitter Initial Placement Seed ; 1 ; 1 ;`
113			`; PCI I/O ; Off ; Off ;`
114			`; Weak Pull-Up Resistor ; Off ; Off ;`
115			`; Enable Bus-Hold Circuitry ; Off ; Off ;`
116			`; Auto Global Memory Control Signals ; Off ; Off ;`
117			`; Auto Packed Registers ; Auto ; Auto ;`
118			`; Auto Delay Chains ; On ; On ;`
119			`; Auto Merge PLLs ; On ; On ;`
120			`; Ignore PLL Mode When Merging PLLs ; Off ; Off ;`
121			`; Perform Physical Synthesis for Combinational Logic for Fitting ; Off ; Off ;`
122			`; Perform Physical Synthesis for Combinational Logic for Performance ; Off ; Off ;`
123			`; Perform Register Duplication for Performance ; Off ; Off ;`
124			`; Perform Logic to Memory Mapping for Fitting ; Off ; Off ;`
125			`; Perform Register Retiming for Performance ; Off ; Off ;`
126			`; Perform Asynchronous Signal Pipelining ; Off ; Off ;`
127			`; Fitter Effort ; Auto Fit ; Auto Fit ;`
128			`; Physical Synthesis Effort Level ; Normal ; Normal ;`
129			`; Auto Global Clock ; On ; On ;`
130			`; Auto Global Register Control Signals ; On ; On ;`
131			`; Stop After Congestion Map Generation ; Off ; Off ;`
132			`; Save Intermediate Fitting Results ; Off ; Off ;`
133			`; Force Fitter to Avoid Periphery Placement Warnings ; Off ; Off ;`
134			`; Use Best Effort Settings for Compilation ; Off ; Off ;`
135			`+----------------------------------------------------------------------------+--------------------------------+--------------------------------+`
136
137
138			`Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.`
139			`+-------------------------------------+`
140			`; Parallel Compilation ;`
141			`+----------------------------+--------+`
142			`; Processors ; Number ;`
143			`+----------------------------+--------+`
144			`; Number detected on machine ; 2 ;`
145			`; Maximum allowed ; 1 ;`
146			`+----------------------------+--------+`
147
148
149			`+----------------------------------------------+`
150			`; Incremental Compilation Preservation Summary ;`
151			`+-------------------------+--------------------+`
152			`; Type ; Value ;`
153			`+-------------------------+--------------------+`
154			`; Placement ; ;`
155	66	motilito	`; -- Requested ; 0 / 924 ( 0.00 % ) ;`
156			`; -- Achieved ; 0 / 924 ( 0.00 % ) ;`
157	65	motilito	`; ; ;`
158			`; Routing (by Connection) ; ;`
159			`; -- Requested ; 0 / 0 ( 0.00 % ) ;`
160			`; -- Achieved ; 0 / 0 ( 0.00 % ) ;`
161			`+-------------------------+--------------------+`
162
163
164			`+--------------------------------------------------------------------------------------------------------------------------------------------------+`
165			`; Incremental Compilation Partition Settings ;`
166			`+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+`
167			`; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;`
168			`+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+`
169			`; Top ; User-created ; Source File ; N/A ; Source File ; N/A ; ;`
170			`+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+`
171
172
173			`+--------------------------------------------------------------------------------------------+`
174			`; Incremental Compilation Placement Preservation ;`
175			`+----------------+---------+-------------------+-------------------------+-------------------+`
176			`; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;`
177			`+----------------+---------+-------------------+-------------------------+-------------------+`
178	66	motilito	`; Top ; 924 ; 0 ; N/A ; Source File ;`
179	65	motilito	`+----------------+---------+-------------------+-------------------------+-------------------+`
180
181
182			`+--------------+`
183			`; Pin-Out File ;`
184			`+--------------+`
185			`The pin-out file can be found in C:/Projects/WiCores/light8080/dev/trunk/verilog/syn/altera_c2/l80soc.pin.`
186
187
188			`+-------------------------------------------------------------------------+`
189			`; Fitter Resource Usage Summary ;`
190			`+---------------------------------------------+---------------------------+`
191			`; Resource ; Usage ;`
192			`+---------------------------------------------+---------------------------+`
193	66	motilito	`; Total logic elements ; 646 / 8,256 ( 8 % ) ;`
194			`; -- Combinational with no register ; 285 ;`
195			`; -- Register only ; 150 ;`
196			`; -- Combinational with a register ; 211 ;`
197	65	motilito	`; ; ;`
198			`; Logic element usage by number of LUT inputs ; ;`
199	66	motilito	`; -- 4 input functions ; 325 ;`
200			`; -- 3 input functions ; 72 ;`
201			`; -- <=2 input functions ; 99 ;`
202			`; -- Register only ; 150 ;`
203	65	motilito	`; ; ;`
204			`; Logic elements by mode ; ;`
205	66	motilito	`; -- normal mode ; 450 ;`
206	65	motilito	`; -- arithmetic mode ; 46 ;`
207			`; ; ;`
208	66	motilito	`; Total registers* ; 361 / 8,646 ( 4 % ) ;`
209			`; -- Dedicated logic registers ; 361 / 8,256 ( 4 % ) ;`
210	65	motilito	`; -- I/O registers ; 0 / 390 ( 0 % ) ;`
211			`; ; ;`
212	66	motilito	`; Total LABs: partially or completely used ; 53 / 516 ( 10 % ) ;`
213	65	motilito	`; User inserted logic elements ; 0 ;`
214			`; Virtual pins ; 0 ;`
215	66	motilito	`; I/O pins ; 24 / 138 ( 17 % ) ;`
216	65	motilito	`; -- Clock pins ; 2 / 4 ( 50 % ) ;`
217			`; Global signals ; 2 ;`
218			`; M4Ks ; 12 / 36 ( 33 % ) ;`
219			`; Total block memory bits ; 47,616 / 165,888 ( 29 % ) ;`
220			`; Total block memory implementation bits ; 55,296 / 165,888 ( 33 % ) ;`
221			`; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % ) ;`
222			`; PLLs ; 0 / 2 ( 0 % ) ;`
223			`; Global clocks ; 2 / 8 ( 25 % ) ;`
224			`; JTAGs ; 0 / 1 ( 0 % ) ;`
225			`; ASMI blocks ; 0 / 1 ( 0 % ) ;`
226			`; CRC blocks ; 0 / 1 ( 0 % ) ;`
227	66	motilito	`; Average interconnect usage (total/H/V) ; 2% / 3% / 2% ;`
228			`; Peak interconnect usage (total/H/V) ; 8% / 8% / 7% ;`
229	65	motilito	`; Maximum fan-out node ; clock~clkctrl ;`
230	66	motilito	`; Maximum fan-out ; 373 ;`
231	65	motilito	`; Highest non-global fan-out signal ; reset ;`
232	66	motilito	`; Highest non-global fan-out ; 54 ;`
233			`; Total fan-out ; 3136 ;`
234			`; Average fan-out ; 3.18 ;`
235	65	motilito	`+---------------------------------------------+---------------------------+`
236			`* Register count does not include registers inside RAM blocks or DSP blocks.`
237
238
239
240	66	motilito	`+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+`
241			`; Input Pins ;`
242			`+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+`
243			`; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;`
244			`+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+`
245			`; clock ; 23 ; 1 ; 0 ; 9 ; 0 ; 1 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;`
246			`; extint[0] ; 14 ; 1 ; 0 ; 14 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;`
247			`; extint[1] ; 27 ; 1 ; 0 ; 9 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;`
248			`; extint[2] ; 145 ; 3 ; 34 ; 14 ; 4 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;`
249			`; extint[3] ; 28 ; 1 ; 0 ; 9 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;`
250			`; reset ; 24 ; 1 ; 0 ; 9 ; 1 ; 55 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;`
251			`; rxd ; 74 ; 4 ; 16 ; 0 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;`
252			`+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+`
253	65	motilito
254
255			`+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+`
256			`; Output Pins ;`
257			`+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+`
258			`; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;`
259			`+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+`
260	66	motilito	`; txd ; 192 ; 2 ; 9 ; 19 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; - ; - ;`
261	65	motilito	`+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+`
262
263
264			`+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+`
265			`; Bidir Pins ;`
266			`+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+`
267			`; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;`
268			`+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+`
269	66	motilito	`; p1dio[0] ; 189 ; 2 ; 12 ; 19 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[0] ; - ;`
270			`; p1dio[1] ; 187 ; 2 ; 14 ; 19 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[1] ; - ;`
271			`; p1dio[2] ; 149 ; 3 ; 34 ; 16 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[2] ; - ;`
272			`; p1dio[3] ; 75 ; 4 ; 16 ; 0 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[3] ; - ;`
273			`; p1dio[4] ; 171 ; 2 ; 28 ; 19 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[4] ; - ;`
274			`; p1dio[5] ; 182 ; 2 ; 18 ; 19 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[5] ; - ;`
275			`; p1dio[6] ; 150 ; 3 ; 34 ; 16 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[6] ; - ;`
276			`; p1dio[7] ; 180 ; 2 ; 18 ; 19 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[7] ; - ;`
277			`; p2dio[0] ; 191 ; 2 ; 12 ; 19 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[0] ; - ;`
278			`; p2dio[1] ; 188 ; 2 ; 12 ; 19 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[1] ; - ;`
279			`; p2dio[2] ; 176 ; 2 ; 23 ; 19 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[2] ; - ;`
280			`; p2dio[3] ; 185 ; 2 ; 14 ; 19 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[3] ; - ;`
281			`; p2dio[4] ; 173 ; 2 ; 25 ; 19 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[4] ; - ;`
282			`; p2dio[5] ; 179 ; 2 ; 18 ; 19 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[5] ; - ;`
283			`; p2dio[6] ; 181 ; 2 ; 18 ; 19 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[6] ; - ;`
284			`; p2dio[7] ; 175 ; 2 ; 23 ; 19 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[7] ; - ;`
285	65	motilito	`+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+`
286
287
288			`+------------------------------------------------------------+`
289			`; I/O Bank Usage ;`
290			`+----------+------------------+---------------+--------------+`
291			`; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;`
292			`+----------+------------------+---------------+--------------+`
293	66	motilito	`; 1 ; 7 / 32 ( 22 % ) ; 3.3V ; -- ;`
294			`; 2 ; 14 / 35 ( 40 % ) ; 3.3V ; -- ;`
295			`; 3 ; 4 / 35 ( 11 % ) ; 3.3V ; -- ;`
296			`; 4 ; 2 / 36 ( 6 % ) ; 3.3V ; -- ;`
297	65	motilito	`+----------+------------------+---------------+--------------+`
298
299
300			`+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+`
301			`; All Package Pins ;`
302			`+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+`
303			`; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ; Bus Hold ; Weak Pull Up ;`
304			`+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+`
305			`; 1 ; 0 ; 1 ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; On ;`
306			`; 2 ; 1 ; 1 ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; On ;`
307			`; 3 ; 2 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
308			`; 4 ; 3 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
309			`; 5 ; 4 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
310			`; 6 ; 5 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
311			`; 7 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ;`
312			`; 8 ; 6 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
313			`; 9 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
314			`; 10 ; 7 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
315			`; 11 ; 8 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
316			`; 12 ; 9 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
317			`; 13 ; 10 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
318	66	motilito	`; 14 ; 18 ; 1 ; extint[0] ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;`
319	65	motilito	`; 15 ; 19 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
320			`; 16 ; 20 ; 1 ; #TDO ; output ; ; ; -- ; ; -- ; -- ;`
321			`; 17 ; 21 ; 1 ; #TMS ; input ; ; ; -- ; ; -- ; -- ;`
322			`; 18 ; 22 ; 1 ; #TCK ; input ; ; ; -- ; ; -- ; -- ;`
323			`; 19 ; 23 ; 1 ; #TDI ; input ; ; ; -- ; ; -- ; -- ;`
324			`; 20 ; 24 ; 1 ; ^DATA0 ; input ; ; ; -- ; ; -- ; -- ;`
325			`; 21 ; 25 ; 1 ; ^DCLK ; ; ; ; -- ; ; -- ; -- ;`
326			`; 22 ; 26 ; 1 ; ^nCE ; ; ; ; -- ; ; -- ; -- ;`
327			`; 23 ; 27 ; 1 ; clock ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;`
328			`; 24 ; 28 ; 1 ; reset ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;`
329			`; 25 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
330			`; 26 ; 29 ; 1 ; ^nCONFIG ; ; ; ; -- ; ; -- ; -- ;`
331	66	motilito	`; 27 ; 30 ; 1 ; extint[1] ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;`
332			`; 28 ; 31 ; 1 ; extint[3] ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;`
333	65	motilito	`; 29 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ;`
334			`; 30 ; 32 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
335			`; 31 ; 33 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
336			`; 32 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ;`
337			`; 33 ; 35 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
338	66	motilito	`; 34 ; 36 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
339			`; 35 ; 37 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
340	65	motilito	`; 36 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
341	66	motilito	`; 37 ; 39 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
342	65	motilito	`; 38 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
343			`; 39 ; 43 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
344			`; 40 ; 44 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
345			`; 41 ; 45 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
346			`; 42 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ;`
347			`; 43 ; 48 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
348			`; 44 ; 49 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
349			`; 45 ; 50 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
350			`; 46 ; 51 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
351			`; 47 ; 52 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
352			`; 48 ; 53 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
353			`; 49 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
354			`; 50 ; ; ; GND_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ;`
355			`; 51 ; ; ; VCCD_PLL1 ; power ; ; 1.2V ; -- ; ; -- ; -- ;`
356			`; 52 ; ; ; GND_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ;`
357			`; 53 ; ; ; VCCA_PLL1 ; power ; ; 1.2V ; -- ; ; -- ; -- ;`
358			`; 54 ; ; ; GNDA_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ;`
359			`; 55 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
360			`; 56 ; 54 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
361			`; 57 ; 55 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
362			`; 58 ; 56 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
363			`; 59 ; 57 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
364	66	motilito	`; 60 ; 58 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
365			`; 61 ; 59 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
366	65	motilito	`; 62 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ;`
367			`; 63 ; 60 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
368	66	motilito	`; 64 ; 61 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
369	65	motilito	`; 65 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
370			`; 66 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ;`
371	66	motilito	`; 67 ; 69 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
372			`; 68 ; 70 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
373			`; 69 ; 71 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
374			`; 70 ; 74 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
375	65	motilito	`; 71 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ;`
376	66	motilito	`; 72 ; 75 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
377	65	motilito	`; 73 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
378	66	motilito	`; 74 ; 76 ; 4 ; rxd ; input ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;`
379			`; 75 ; 77 ; 4 ; p1dio[3] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;`
380			`; 76 ; 78 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
381			`; 77 ; 79 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
382	65	motilito	`; 78 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
383			`; 79 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ;`
384			`; 80 ; 82 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
385			`; 81 ; 83 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
386			`; 82 ; 84 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
387			`; 83 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ;`
388			`; 84 ; 85 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
389			`; 85 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
390			`; 86 ; 86 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
391			`; 87 ; 87 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
392			`; 88 ; 88 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
393			`; 89 ; 89 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
394			`; 90 ; 90 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
395			`; 91 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ;`
396			`; 92 ; 91 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
397			`; 93 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
398			`; 94 ; 92 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
399			`; 95 ; 93 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
400			`; 96 ; 94 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
401			`; 97 ; 95 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
402			`; 98 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ;`
403			`; 99 ; 96 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
404			`; 100 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
405			`; 101 ; 97 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
406			`; 102 ; 98 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
407			`; 103 ; 99 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
408			`; 104 ; 100 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
409			`; 105 ; 101 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
410			`; 106 ; 102 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
411			`; 107 ; 105 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
412			`; 108 ; 106 ; 3 ; ~LVDS54p/nCEO~ ; output ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;`
413			`; 109 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ;`
414			`; 110 ; 107 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
415			`; 111 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
416			`; 112 ; 108 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
417			`; 113 ; 109 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
418			`; 114 ; 110 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
419			`; 115 ; 112 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
420			`; 116 ; 113 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
421			`; 117 ; 114 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
422			`; 118 ; 117 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
423			`; 119 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
424			`; 120 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ;`
425			`; 121 ; 121 ; 3 ; ^nSTATUS ; ; ; ; -- ; ; -- ; -- ;`
426			`; 122 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ;`
427			`; 123 ; 122 ; 3 ; ^CONF_DONE ; ; ; ; -- ; ; -- ; -- ;`
428			`; 124 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
429			`; 125 ; 123 ; 3 ; ^MSEL1 ; ; ; ; -- ; ; -- ; -- ;`
430			`; 126 ; 124 ; 3 ; ^MSEL0 ; ; ; ; -- ; ; -- ; -- ;`
431			`; 127 ; 125 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
432			`; 128 ; 126 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
433			`; 129 ; 127 ; 3 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;`
434			`; 130 ; 128 ; 3 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;`
435			`; 131 ; 129 ; 3 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;`
436			`; 132 ; 130 ; 3 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;`
437			`; 133 ; 131 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
438			`; 134 ; 132 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
439			`; 135 ; 133 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
440			`; 136 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ;`
441			`; 137 ; 134 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
442			`; 138 ; 135 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
443			`; 139 ; 136 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
444			`; 140 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
445			`; 141 ; 137 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
446			`; 142 ; 138 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
447			`; 143 ; 141 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
448			`; 144 ; 142 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
449	66	motilito	`; 145 ; 143 ; 3 ; extint[2] ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;`
450	65	motilito	`; 146 ; 149 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
451			`; 147 ; 150 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
452			`; 148 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ;`
453	66	motilito	`; 149 ; 151 ; 3 ; p1dio[2] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;`
454			`; 150 ; 152 ; 3 ; p1dio[6] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;`
455	65	motilito	`; 151 ; 153 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
456			`; 152 ; 154 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;`
457			`; 153 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
458			`; 154 ; ; ; GND_PLL2 ; gnd ; ; ; -- ; ; -- ; -- ;`
459			`; 155 ; ; ; VCCD_PLL2 ; power ; ; 1.2V ; -- ; ; -- ; -- ;`
460			`; 156 ; ; ; GND_PLL2 ; gnd ; ; ; -- ; ; -- ; -- ;`
461			`; 157 ; ; ; VCCA_PLL2 ; power ; ; 1.2V ; -- ; ; -- ; -- ;`
462			`; 158 ; ; ; GNDA_PLL2 ; gnd ; ; ; -- ; ; -- ; -- ;`
463			`; 159 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
464			`; 160 ; 155 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
465			`; 161 ; 156 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
466			`; 162 ; 157 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
467			`; 163 ; 158 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
468			`; 164 ; 159 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
469			`; 165 ; 160 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
470			`; 166 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;`
471			`; 167 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
472			`; 168 ; 161 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
473			`; 169 ; 162 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
474			`; 170 ; 163 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
475	66	motilito	`; 171 ; 164 ; 2 ; p1dio[4] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;`
476	65	motilito	`; 172 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;`
477	66	motilito	`; 173 ; 165 ; 2 ; p2dio[4] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;`
478	65	motilito	`; 174 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
479	66	motilito	`; 175 ; 168 ; 2 ; p2dio[7] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;`
480			`; 176 ; 169 ; 2 ; p2dio[2] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;`
481	65	motilito	`; 177 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
482			`; 178 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ;`
483	66	motilito	`; 179 ; 173 ; 2 ; p2dio[5] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;`
484			`; 180 ; 174 ; 2 ; p1dio[7] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;`
485			`; 181 ; 175 ; 2 ; p2dio[6] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;`
486			`; 182 ; 176 ; 2 ; p1dio[5] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;`
487	65	motilito	`; 183 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;`
488			`; 184 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
489	66	motilito	`; 185 ; 180 ; 2 ; p2dio[3] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;`
490	65	motilito	`; 186 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
491	66	motilito	`; 187 ; 181 ; 2 ; p1dio[1] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;`
492			`; 188 ; 182 ; 2 ; p2dio[1] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;`
493			`; 189 ; 183 ; 2 ; p1dio[0] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;`
494	65	motilito	`; 190 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ;`
495	66	motilito	`; 191 ; 184 ; 2 ; p2dio[0] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;`
496			`; 192 ; 185 ; 2 ; txd ; output ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;`
497	65	motilito	`; 193 ; 186 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
498			`; 194 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;`
499			`; 195 ; 187 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
500			`; 196 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
501			`; 197 ; 191 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
502			`; 198 ; 192 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
503			`; 199 ; 195 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
504			`; 200 ; 196 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
505			`; 201 ; 197 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
506			`; 202 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;`
507			`; 203 ; 198 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
508			`; 204 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;`
509			`; 205 ; 199 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
510			`; 206 ; 200 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
511			`; 207 ; 201 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
512			`; 208 ; 202 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;`
513			`+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+`
514			`Note: Pin directions (input, output or bidir) are based on device operating in user mode.`
515
516
517			`+-------------------------------------------------------------------------------+`
518			`; Output Pin Default Load For Reported TCO ;`
519			`+----------------------------------+-------+------------------------------------+`
520			`; I/O Standard ; Load ; Termination Resistance ;`
521			`+----------------------------------+-------+------------------------------------+`
522			`; 3.3-V LVTTL ; 0 pF ; Not Available ;`
523			`; 3.3-V LVCMOS ; 0 pF ; Not Available ;`
524			`; 2.5 V ; 0 pF ; Not Available ;`
525			`; 1.8 V ; 0 pF ; Not Available ;`
526			`; 1.5 V ; 0 pF ; Not Available ;`
527			`; 3.3-V PCI ; 10 pF ; 25 Ohm (Parallel) ;`
528			`; 3.3-V PCI-X ; 10 pF ; 25 Ohm (Parallel) ;`
529			`; SSTL-2 Class I ; 0 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;`
530			`; SSTL-2 Class II ; 0 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;`
531			`; SSTL-18 Class I ; 0 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;`
532			`; SSTL-18 Class II ; 0 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;`
533			`; 1.5-V HSTL Class I ; 0 pF ; 50 Ohm (Parallel) ;`
534			`; 1.5-V HSTL Class II ; 0 pF ; 25 Ohm (Parallel) ;`
535			`; 1.8-V HSTL Class I ; 0 pF ; 50 Ohm (Parallel) ;`
536			`; 1.8-V HSTL Class II ; 0 pF ; 25 Ohm (Parallel) ;`
537			`; Differential SSTL-2 ; 0 pF ; (See SSTL-2) ;`
538			`; Differential 2.5-V SSTL Class II ; 0 pF ; (See SSTL-2 Class II) ;`
539			`; Differential 1.8-V SSTL Class I ; 0 pF ; (See 1.8-V SSTL Class I) ;`
540			`; Differential 1.8-V SSTL Class II ; 0 pF ; (See 1.8-V SSTL Class II) ;`
541			`; Differential 1.5-V HSTL Class I ; 0 pF ; (See 1.5-V HSTL Class I) ;`
542			`; Differential 1.5-V HSTL Class II ; 0 pF ; (See 1.5-V HSTL Class II) ;`
543			`; Differential 1.8-V HSTL Class I ; 0 pF ; (See 1.8-V HSTL Class I) ;`
544			`; Differential 1.8-V HSTL Class II ; 0 pF ; (See 1.8-V HSTL Class II) ;`
545			`; LVDS ; 0 pF ; 100 Ohm (Differential) ;`
546			`; mini-LVDS ; 0 pF ; 100 Ohm (Differential) ;`
547			`; RSDS ; 0 pF ; 100 Ohm (Differential) ;`
548			`; Simple RSDS ; 0 pF ; Not Available ;`
549			`; Differential LVPECL ; 0 pF ; 100 Ohm (Differential) ;`
550			`+----------------------------------+-------+------------------------------------+`
551			`Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.`
552
553
554			`+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+`
555			`; Fitter Resource Utilization by Entity ;`
556			`+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+`
557			`; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name ; Library Name ;`
558			`+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+`
559	66	motilito	`; \|l80soc ; 646 (101) ; 361 (62) ; 0 (0) ; 47616 ; 12 ; 0 ; 0 ; 0 ; 24 ; 0 ; 285 (39) ; 150 (39) ; 211 (15) ; \|l80soc ; work ;`
560			`; \|intr_ctrl:intrc\| ; 27 (27) ; 14 (14) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 13 (13) ; 1 (1) ; 13 (13) ; \|l80soc\|intr_ctrl:intrc ; work ;`
561			`; \|light8080:cpu\| ; 435 (435) ; 222 (222) ; 0 (0) ; 14848 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 213 (213) ; 92 (92) ; 130 (130) ; \|l80soc\|light8080:cpu ; ;`
562			`; \|micro_rom:rom\| ; 0 (0) ; 0 (0) ; 0 (0) ; 14848 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; \|l80soc\|light8080:cpu\|micro_rom:rom ; work ;`
563	65	motilito	`; \|altsyncram:Ram0_rtl_0\| ; 0 (0) ; 0 (0) ; 0 (0) ; 14848 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; \|l80soc\|light8080:cpu\|micro_rom:rom\|altsyncram:Ram0_rtl_0 ; ;`
564			`; \|altsyncram_ts61:auto_generated\| ; 0 (0) ; 0 (0) ; 0 (0) ; 14848 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; \|l80soc\|light8080:cpu\|micro_rom:rom\|altsyncram:Ram0_rtl_0\|altsyncram_ts61:auto_generated ; ;`
565			`; \|ram_image:ram\| ; 0 (0) ; 0 (0) ; 0 (0) ; 32768 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; \|l80soc\|ram_image:ram ; work ;`
566			`; \|altsyncram:ram_rtl_1\| ; 0 (0) ; 0 (0) ; 0 (0) ; 32768 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; \|l80soc\|ram_image:ram\|altsyncram:ram_rtl_1 ; ;`
567			`; \|altsyncram_9il1:auto_generated\| ; 0 (0) ; 0 (0) ; 0 (0) ; 32768 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; \|l80soc\|ram_image:ram\|altsyncram:ram_rtl_1\|altsyncram_9il1:auto_generated ; ;`
568	66	motilito	`; \|uart:uart\| ; 91 (91) ; 63 (63) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 20 (20) ; 18 (18) ; 53 (53) ; \|l80soc\|uart:uart ; work ;`
569	65	motilito	`+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+`
570			`Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.`
571
572
573	66	motilito	`+------------------------------------------------------------------------------------+`
574			`; Delay Chain Summary ;`
575			`+-----------+----------+---------------+---------------+-----------------------+-----+`
576			`; Name ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;`
577			`+-----------+----------+---------------+---------------+-----------------------+-----+`
578			`; p1dio[0] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;`
579			`; p1dio[1] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;`
580			`; p1dio[2] ; Bidir ; (6) 4641 ps ; (6) 4641 ps ; -- ; -- ;`
581			`; p1dio[3] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;`
582			`; p1dio[4] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;`
583			`; p1dio[5] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;`
584			`; p1dio[6] ; Bidir ; (6) 4641 ps ; (6) 4641 ps ; -- ; -- ;`
585			`; p1dio[7] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;`
586			`; p2dio[0] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;`
587			`; p2dio[1] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;`
588			`; p2dio[2] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;`
589			`; p2dio[3] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;`
590			`; p2dio[4] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;`
591			`; p2dio[5] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;`
592			`; p2dio[6] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;`
593			`; p2dio[7] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;`
594			`; txd ; Output ; -- ; -- ; -- ; -- ;`
595			`; clock ; Input ; (0) 351 ps ; (0) 351 ps ; -- ; -- ;`
596			`; reset ; Input ; (0) 351 ps ; (0) 351 ps ; -- ; -- ;`
597			`; extint[1] ; Input ; (0) 351 ps ; (0) 351 ps ; -- ; -- ;`
598			`; extint[3] ; Input ; (0) 351 ps ; (0) 351 ps ; -- ; -- ;`
599			`; extint[2] ; Input ; (6) 4641 ps ; (6) 4641 ps ; -- ; -- ;`
600			`; extint[0] ; Input ; (6) 4641 ps ; (6) 4641 ps ; -- ; -- ;`
601			`; rxd ; Input ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;`
602			`+-----------+----------+---------------+---------------+-----------------------+-----+`
603	65	motilito
604
605	66	motilito	`+----------------------------------------------------------------+`
606			`; Pad To Core Delay Chain Fanout ;`
607			`+----------------------------------+-------------------+---------+`
608			`; Source Pin / Fanout ; Pad To Core Index ; Setting ;`
609			`+----------------------------------+-------------------+---------+`
610			`; p1dio[0] ; ; ;`
611			`; - io_dout~3 ; 1 ; 6 ;`
612			`; p1dio[1] ; ; ;`
613			`; - io_dout~7 ; 0 ; 6 ;`
614			`; p1dio[2] ; ; ;`
615			`; - io_dout~9 ; 0 ; 6 ;`
616			`; p1dio[3] ; ; ;`
617			`; - io_dout~11 ; 0 ; 6 ;`
618			`; p1dio[4] ; ; ;`
619			`; - io_dout~14 ; 1 ; 6 ;`
620			`; p1dio[5] ; ; ;`
621			`; - io_dout~15 ; 0 ; 6 ;`
622			`; p1dio[6] ; ; ;`
623			`; - io_dout~17 ; 0 ; 6 ;`
624			`; p1dio[7] ; ; ;`
625			`; - io_dout~19 ; 0 ; 6 ;`
626			`; p2dio[0] ; ; ;`
627			`; - io_dout~2 ; 0 ; 6 ;`
628			`; p2dio[1] ; ; ;`
629			`; - io_dout~7 ; 0 ; 6 ;`
630			`; p2dio[2] ; ; ;`
631			`; - io_dout~9 ; 0 ; 6 ;`
632			`; p2dio[3] ; ; ;`
633			`; - io_dout~11 ; 0 ; 6 ;`
634			`; p2dio[4] ; ; ;`
635			`; - io_dout~13 ; 1 ; 6 ;`
636			`; p2dio[5] ; ; ;`
637			`; - io_dout~15 ; 1 ; 6 ;`
638			`; p2dio[6] ; ; ;`
639			`; - io_dout~17 ; 0 ; 6 ;`
640			`; p2dio[7] ; ; ;`
641			`; - io_dout~19 ; 1 ; 6 ;`
642			`; clock ; ; ;`
643			`; reset ; ; ;`
644			`; extint[1] ; ; ;`
645			`; extint[3] ; ; ;`
646			`; extint[2] ; ; ;`
647			`; - intr_ctrl:intrc\|act_int~5 ; 1 ; 6 ;`
648			`; extint[0] ; ; ;`
649			`; - intr_ctrl:intrc\|act_int~7 ; 0 ; 6 ;`
650			`; rxd ; ; ;`
651			`; - uart:uart\|sserIn~feeder ; 0 ; 6 ;`
652			`+----------------------------------+-------------------+---------+`
653	65	motilito
654
655			`+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+`
656			`; Control Signals ;`
657			`+--------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+`
658			`; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;`
659			`+--------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+`
660	66	motilito	`; clock ; PIN_23 ; 373 ; Clock ; yes ; Global Clock ; GCLK2 ; -- ;`
661			`; comb~0 ; LCCOMB_X18_Y14_N0 ; 8 ; Write enable ; no ; -- ; -- ; -- ;`
662			`; intr_ctrl:intrc\|Equal3~0 ; LCCOMB_X15_Y14_N16 ; 4 ; Clock enable ; no ; -- ; -- ; -- ;`
663			`; intr_ctrl:intrc\|cpu_inst[4]~8 ; LCCOMB_X15_Y14_N18 ; 2 ; Clock enable ; no ; -- ; -- ; -- ;`
664			`; intr_ctrl:intrc\|intSel~15 ; LCCOMB_X15_Y14_N0 ; 4 ; Clock enable ; no ; -- ; -- ; -- ;`
665			`; intr_ena[0]~1 ; LCCOMB_X18_Y14_N8 ; 4 ; Clock enable ; no ; -- ; -- ; -- ;`
666			`; io_dout[0]~5 ; LCCOMB_X17_Y16_N24 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
667			`; light8080:cpu\|Equal18~0 ; LCCOMB_X23_Y14_N8 ; 5 ; Sync. load ; no ; -- ; -- ; -- ;`
668			`; light8080:cpu\|T1[6]~3 ; LCCOMB_X13_Y14_N10 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
669			`; light8080:cpu\|T2[2]~3 ; LCCOMB_X13_Y14_N28 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
670			`; light8080:cpu\|addr_low[1]~1 ; LCCOMB_X17_Y13_N8 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
671			`; light8080:cpu\|flag_reg[6]~12 ; LCCOMB_X21_Y14_N28 ; 3 ; Clock enable ; no ; -- ; -- ; -- ;`
672			`; light8080:cpu\|inta_reg ; LCFF_X14_Y14_N17 ; 41 ; Sync. clear ; no ; -- ; -- ; -- ;`
673			`; light8080:cpu\|rbank~209 ; LCCOMB_X24_Y16_N0 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
674			`; light8080:cpu\|rbank~211 ; LCCOMB_X23_Y13_N18 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
675			`; light8080:cpu\|rbank~213 ; LCCOMB_X24_Y11_N26 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
676			`; light8080:cpu\|rbank~215 ; LCCOMB_X24_Y11_N2 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
677			`; light8080:cpu\|rbank~217 ; LCCOMB_X24_Y16_N16 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
678			`; light8080:cpu\|rbank~219 ; LCCOMB_X24_Y16_N24 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
679			`; light8080:cpu\|rbank~221 ; LCCOMB_X24_Y16_N28 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
680			`; light8080:cpu\|rbank~223 ; LCCOMB_X24_Y11_N22 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
681			`; light8080:cpu\|rbank~225 ; LCCOMB_X24_Y11_N18 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
682			`; light8080:cpu\|rbank~227 ; LCCOMB_X23_Y13_N26 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
683			`; light8080:cpu\|rbank~229 ; LCCOMB_X24_Y16_N20 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
684			`; light8080:cpu\|rbank~231 ; LCCOMB_X23_Y13_N10 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
685			`; light8080:cpu\|rbank~233 ; LCCOMB_X24_Y16_N4 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
686			`; light8080:cpu\|rbank~235 ; LCCOMB_X24_Y16_N8 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
687			`; light8080:cpu\|rbank~237 ; LCCOMB_X24_Y11_N10 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
688			`; light8080:cpu\|rbank~239 ; LCCOMB_X24_Y11_N30 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
689			`; light8080:cpu\|uc_decode~0 ; LCCOMB_X12_Y14_N20 ; 22 ; Clock enable ; no ; -- ; -- ; -- ;`
690			`; light8080:cpu\|uc_ret_addr[4]~1 ; LCCOMB_X13_Y14_N0 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
691			`; light8080:cpu\|ucode_field2[7] ; LCFF_X19_Y13_N1 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
692			`; p1dir[0] ; LCFF_X18_Y14_N25 ; 1 ; Output enable ; no ; -- ; -- ; -- ;`
693			`; p1dir[0]~0 ; LCCOMB_X18_Y14_N24 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
694			`; p1dir[1] ; LCFF_X18_Y16_N5 ; 1 ; Output enable ; no ; -- ; -- ; -- ;`
695			`; p1dir[2] ; LCFF_X18_Y14_N7 ; 1 ; Output enable ; no ; -- ; -- ; -- ;`
696			`; p1dir[3] ; LCFF_X18_Y14_N29 ; 1 ; Output enable ; no ; -- ; -- ; -- ;`
697			`; p1dir[4] ; LCFF_X18_Y14_N3 ; 1 ; Output enable ; no ; -- ; -- ; -- ;`
698			`; p1dir[5] ; LCFF_X18_Y14_N5 ; 1 ; Output enable ; no ; -- ; -- ; -- ;`
699			`; p1dir[6] ; LCFF_X18_Y16_N17 ; 1 ; Output enable ; no ; -- ; -- ; -- ;`
700			`; p1dir[7] ; LCFF_X18_Y14_N11 ; 1 ; Output enable ; no ; -- ; -- ; -- ;`
701			`; p1reg[0]~0 ; LCCOMB_X18_Y16_N8 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
702			`; p2dir[0] ; LCFF_X19_Y16_N27 ; 1 ; Output enable ; no ; -- ; -- ; -- ;`
703			`; p2dir[0]~0 ; LCCOMB_X19_Y16_N12 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
704			`; p2dir[1] ; LCFF_X19_Y16_N9 ; 1 ; Output enable ; no ; -- ; -- ; -- ;`
705			`; p2dir[2] ; LCFF_X19_Y16_N13 ; 1 ; Output enable ; no ; -- ; -- ; -- ;`
706			`; p2dir[3] ; LCFF_X19_Y16_N17 ; 1 ; Output enable ; no ; -- ; -- ; -- ;`
707			`; p2dir[4] ; LCFF_X19_Y16_N21 ; 1 ; Output enable ; no ; -- ; -- ; -- ;`
708			`; p2dir[5] ; LCFF_X19_Y16_N5 ; 1 ; Output enable ; no ; -- ; -- ; -- ;`
709			`; p2dir[6] ; LCFF_X19_Y16_N25 ; 1 ; Output enable ; no ; -- ; -- ; -- ;`
710			`; p2dir[7] ; LCFF_X19_Y16_N29 ; 1 ; Output enable ; no ; -- ; -- ; -- ;`
711			`; p2reg[0]~0 ; LCCOMB_X18_Y16_N0 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
712			`; reset ; PIN_24 ; 55 ; Clock enable, Sync. clear ; no ; -- ; -- ; -- ;`
713			`; reset ; PIN_24 ; 138 ; Async. clear ; yes ; Global Clock ; GCLK1 ; -- ;`
714			`; uart:uart\|Equal5~10 ; LCCOMB_X17_Y15_N10 ; 17 ; Sync. clear ; no ; -- ; -- ; -- ;`
715			`; uart:uart\|rxBaudCnt[1]~1 ; LCCOMB_X17_Y13_N24 ; 4 ; Clock enable ; no ; -- ; -- ; -- ;`
716			`; uart:uart\|rxBitCnt[1]~12 ; LCCOMB_X16_Y13_N12 ; 4 ; Clock enable ; no ; -- ; -- ; -- ;`
717			`; uart:uart\|rxBusy ; LCFF_X17_Y13_N11 ; 13 ; Sync. clear ; no ; -- ; -- ; -- ;`
718			`; uart:uart\|rxData[0]~0 ; LCCOMB_X16_Y13_N22 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
719			`; uart:uart\|rxShiftReg[0]~0 ; LCCOMB_X16_Y13_N26 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
720			`; uart:uart\|txBitCnt[3]~6 ; LCCOMB_X15_Y15_N26 ; 4 ; Clock enable ; no ; -- ; -- ; -- ;`
721			`; uart:uart\|txBusy ; LCFF_X17_Y15_N27 ; 24 ; Sync. clear ; no ; -- ; -- ; -- ;`
722			`; uart:uart\|txShiftReg[5]~4 ; LCCOMB_X17_Y15_N24 ; 7 ; Clock enable ; no ; -- ; -- ; -- ;`
723			`; uart:uart\|txShiftReg~2 ; LCCOMB_X17_Y15_N0 ; 2 ; Clock enable ; no ; -- ; -- ; -- ;`
724			`; uartbaud[15]~3 ; LCCOMB_X18_Y14_N10 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
725			`; uartbaud[7]~2 ; LCCOMB_X21_Y15_N22 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;`
726	65	motilito	`+--------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+`
727
728
729			`+--------------------------------------------------------------------------------------------------+`
730			`; Global & Other Fast Signals ;`
731			`+-------+----------+---------+----------------------+------------------+---------------------------+`
732			`; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;`
733			`+-------+----------+---------+----------------------+------------------+---------------------------+`
734	66	motilito	`; clock ; PIN_23 ; 373 ; Global Clock ; GCLK2 ; -- ;`
735			`; reset ; PIN_24 ; 138 ; Global Clock ; GCLK1 ; -- ;`
736	65	motilito	`+-------+----------+---------+----------------------+------------------+---------------------------+`
737
738
739			`+----------------------------------------------------------------------------------------------------------+`
740			`; Non-Global High Fan-Out Signals ;`
741			`+------------------------------------------------------------------------------------------------+---------+`
742			`; Name ; Fan-Out ;`
743			`+------------------------------------------------------------------------------------------------+---------+`
744	66	motilito	`; reset ; 54 ;`
745			`; light8080:cpu\|inta_reg ; 41 ;`
746	65	motilito	`; light8080:cpu\|Mux10~1 ; 31 ;`
747			`; light8080:cpu\|Mux11~1 ; 31 ;`
748			`; light8080:cpu\|Mux8~1 ; 31 ;`
749			`; light8080:cpu\|Mux9~1 ; 31 ;`
750	66	motilito	`; light8080:cpu\|ucode_field2[4] ; 24 ;`
751			`; light8080:cpu\|addr_low[1] ; 24 ;`
752	65	motilito	`; uart:uart\|txBusy ; 24 ;`
753	66	motilito	`; light8080:cpu\|addr_low[3] ; 23 ;`
754			`; light8080:cpu\|addr_low[2] ; 23 ;`
755			`; light8080:cpu\|addr_low[0] ; 23 ;`
756			`; light8080:cpu\|uc_decode~0 ; 22 ;`
757	65	motilito	`; light8080:cpu\|ucode_field2[0] ; 21 ;`
758			`; light8080:cpu\|ucode_field2[1] ; 21 ;`
759			`; light8080:cpu\|Mux27~1 ; 20 ;`
760			`; light8080:cpu\|ucode_field2[2] ; 20 ;`
761	66	motilito	`; light8080:cpu\|DO[4]~1 ; 20 ;`
762	65	motilito	`; light8080:cpu\|Mux22~5 ; 19 ;`
763			`; light8080:cpu\|Mux21~3 ; 19 ;`
764			`; light8080:cpu\|rbank~207 ; 19 ;`
765			`; light8080:cpu\|rbank~197 ; 19 ;`
766			`; light8080:cpu\|rbank~187 ; 19 ;`
767			`; light8080:cpu\|rbank~177 ; 19 ;`
768			`; light8080:cpu\|DO[2]~0 ; 19 ;`
769			`; light8080:cpu\|Mux24~7 ; 18 ;`
770			`; light8080:cpu\|Mux26~8 ; 18 ;`
771	66	motilito	`; light8080:cpu\|ucode_field2[18] ; 18 ;`
772			`; light8080:cpu\|ucode_field2[17] ; 18 ;`
773			`; light8080:cpu\|ucode_field2[16] ; 18 ;`
774			`; light8080:cpu\|ucode_field2[6] ; 17 ;`
775	65	motilito	`; light8080:cpu\|ucode_field2[15] ; 17 ;`
776	66	motilito	`; light8080:cpu\|Mux20~3 ; 17 ;`
777	65	motilito	`; uart:uart\|Equal5~10 ; 17 ;`
778			`; light8080:cpu\|addr_low[4] ; 17 ;`
779			`; light8080:cpu\|addr_low[5] ; 17 ;`
780			`; light8080:cpu\|addr_low[6] ; 17 ;`
781			`; light8080:cpu\|addr_low[7] ; 17 ;`
782	66	motilito	`; light8080:cpu\|we_rb~0 ; 16 ;`
783	65	motilito	`; uart:uart\|rxBusy ; 13 ;`
784			`; light8080:cpu\|Equal13~0 ; 13 ;`
785			`; light8080:cpu\|ucode_field2[3] ; 12 ;`
786			`; uart:uart\|baudCE16 ; 12 ;`
787	66	motilito	`; light8080:cpu\|micro_rom:rom\|altsyncram:Ram0_rtl_0\|altsyncram_ts61:auto_generated\|ram_block1a26 ; 12 ;`
788			`; intr_ctrl:intrc\|intSq[0] ; 11 ;`
789			`; intr_ctrl:intrc\|always0~0 ; 11 ;`
790			`; intr_ctrl:intrc\|intSq[1] ; 11 ;`
791			`; light8080:cpu\|T1[2] ; 9 ;`
792	65	motilito	`; io_dout[0]~0 ; 9 ;`
793			`; light8080:cpu\|T1[0] ; 9 ;`
794			`+------------------------------------------------------------------------------------------------+---------+`
795
796
797	66	motilito	+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
798			; Fitter RAM Summary ;
799			+---------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+--------------------------------------------------------------------------------------------------------+
800			; Name ; Type ; Mode ; Clock Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF ; Location ;
801			+---------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+--------------------------------------------------------------------------------------------------------+
802			; light8080:cpu\|micro_rom:rom\|altsyncram:Ram0_rtl_0\|altsyncram_ts61:auto_generated\|ALTSYNCRAM ; AUTO ; ROM ; Single Clock ; 512 ; 32 ; -- ; -- ; yes ; no ; -- ; -- ; 16384 ; 512 ; 29 ; -- ; -- ; 14848 ; 4 ; db/l80soc.rom0_micro_rom_cd0ab125.hdl.mif ; M4K_X11_Y14, M4K_X11_Y15, M4K_X11_Y13, M4K_X11_Y12 ;
803			; ram_image:ram\|altsyncram:ram_rtl_1\|altsyncram_9il1:auto_generated\|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4096 ; 8 ; 4096 ; 8 ; yes ; no ; yes ; no ; 32768 ; 4096 ; 8 ; 4096 ; 8 ; 32768 ; 8 ; db/l80soc.ram0_ram_image_778cd75f.hdl.mif ; M4K_X27_Y17, M4K_X27_Y12, M4K_X27_Y13, M4K_X27_Y14, M4K_X27_Y11, M4K_X27_Y16, M4K_X11_Y16, M4K_X27_Y15 ;
804			+---------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+--------------------------------------------------------------------------------------------------------+
805	65	motilito	`Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.`
806
807
808			`+-----------------------------------------------------+`
809			`; Interconnect Usage Summary ;`
810			`+----------------------------+------------------------+`
811			`; Interconnect Resource Type ; Usage ;`
812			`+----------------------------+------------------------+`
813	66	motilito	`; Block interconnects ; 1,081 / 26,052 ( 4 % ) ;`
814			`; C16 interconnects ; 4 / 1,156 ( < 1 % ) ;`
815			`; C4 interconnects ; 469 / 17,952 ( 3 % ) ;`
816			`; Direct links ; 175 / 26,052 ( < 1 % ) ;`
817	65	motilito	`; Global clocks ; 2 / 8 ( 25 % ) ;`
818	66	motilito	`; Local interconnects ; 306 / 8,256 ( 4 % ) ;`
819			`; R24 interconnects ; 23 / 1,020 ( 2 % ) ;`
820			`; R4 interconnects ; 621 / 22,440 ( 3 % ) ;`
821	65	motilito	`+----------------------------+------------------------+`
822
823
824			`+----------------------------------------------------------------------------+`
825			`; LAB Logic Elements ;`
826			`+---------------------------------------------+------------------------------+`
827	66	motilito	`; Number of Logic Elements (Average = 12.19) ; Number of LABs (Total = 53) ;`
828	65	motilito	`+---------------------------------------------+------------------------------+`
829	66	motilito	`; 1 ; 5 ;`
830			`; 2 ; 2 ;`
831			`; 3 ; 1 ;`
832			`; 4 ; 0 ;`
833	65	motilito	`; 5 ; 0 ;`
834	66	motilito	`; 6 ; 2 ;`
835			`; 7 ; 1 ;`
836			`; 8 ; 1 ;`
837			`; 9 ; 0 ;`
838			`; 10 ; 3 ;`
839	65	motilito	`; 11 ; 3 ;`
840			`; 12 ; 1 ;`
841	66	motilito	`; 13 ; 1 ;`
842			`; 14 ; 3 ;`
843			`; 15 ; 3 ;`
844			`; 16 ; 27 ;`
845	65	motilito	`+---------------------------------------------+------------------------------+`
846
847
848			`+-------------------------------------------------------------------+`
849			`; LAB-wide Signals ;`
850			`+------------------------------------+------------------------------+`
851	66	motilito	`; LAB-wide Signals (Average = 1.87) ; Number of LABs (Total = 53) ;`
852	65	motilito	`+------------------------------------+------------------------------+`
853	66	motilito	`; 1 Async. clear ; 17 ;`
854			`; 1 Clock ; 49 ;`
855			`; 1 Clock enable ; 17 ;`
856			`; 1 Sync. clear ; 2 ;`
857			`; 2 Clock enables ; 14 ;`
858	65	motilito	`+------------------------------------+------------------------------+`
859
860
861			`+-----------------------------------------------------------------------------+`
862			`; LAB Signals Sourced ;`
863			`+----------------------------------------------+------------------------------+`
864	66	motilito	`; Number of Signals Sourced (Average = 17.79) ; Number of LABs (Total = 53) ;`
865	65	motilito	`+----------------------------------------------+------------------------------+`
866			`; 0 ; 0 ;`
867	66	motilito	`; 1 ; 3 ;`
868			`; 2 ; 3 ;`
869	65	motilito	`; 3 ; 1 ;`
870			`; 4 ; 0 ;`
871			`; 5 ; 1 ;`
872	66	motilito	`; 6 ; 0 ;`
873	65	motilito	`; 7 ; 0 ;`
874			`; 8 ; 0 ;`
875	66	motilito	`; 9 ; 0 ;`
876			`; 10 ; 2 ;`
877			`; 11 ; 1 ;`
878			`; 12 ; 2 ;`
879	65	motilito	`; 13 ; 0 ;`
880	66	motilito	`; 14 ; 1 ;`
881	65	motilito	`; 15 ; 1 ;`
882	66	motilito	`; 16 ; 3 ;`
883			`; 17 ; 4 ;`
884	65	motilito	`; 18 ; 4 ;`
885	66	motilito	`; 19 ; 1 ;`
886			`; 20 ; 1 ;`
887	65	motilito	`; 21 ; 2 ;`
888			`; 22 ; 4 ;`
889			`; 23 ; 3 ;`
890	66	motilito	`; 24 ; 7 ;`
891			`; 25 ; 2 ;`
892			`; 26 ; 3 ;`
893	65	motilito	`; 27 ; 1 ;`
894	66	motilito	`; 28 ; 0 ;`
895	65	motilito	`; 29 ; 1 ;`
896			`; 30 ; 0 ;`
897			`; 31 ; 0 ;`
898	66	motilito	`; 32 ; 2 ;`
899	65	motilito	`+----------------------------------------------+------------------------------+`
900
901
902			`+--------------------------------------------------------------------------------+`
903			`; LAB Signals Sourced Out ;`
904			`+-------------------------------------------------+------------------------------+`
905	66	motilito	`; Number of Signals Sourced Out (Average = 8.58) ; Number of LABs (Total = 53) ;`
906	65	motilito	`+-------------------------------------------------+------------------------------+`
907			`; 0 ; 0 ;`
908	66	motilito	`; 1 ; 6 ;`
909			`; 2 ; 3 ;`
910			`; 3 ; 1 ;`
911			`; 4 ; 3 ;`
912			`; 5 ; 1 ;`
913	65	motilito	`; 6 ; 2 ;`
914			`; 7 ; 5 ;`
915	66	motilito	`; 8 ; 6 ;`
916			`; 9 ; 4 ;`
917			`; 10 ; 4 ;`
918			`; 11 ; 3 ;`
919			`; 12 ; 3 ;`
920			`; 13 ; 2 ;`
921			`; 14 ; 2 ;`
922			`; 15 ; 1 ;`
923			`; 16 ; 6 ;`
924			`; 17 ; 0 ;`
925			`; 18 ; 1 ;`
926	65	motilito	`+-------------------------------------------------+------------------------------+`
927
928
929			`+-----------------------------------------------------------------------------+`
930			`; LAB Distinct Inputs ;`
931			`+----------------------------------------------+------------------------------+`
932	66	motilito	`; Number of Distinct Inputs (Average = 16.68) ; Number of LABs (Total = 53) ;`
933	65	motilito	`+----------------------------------------------+------------------------------+`
934			`; 0 ; 0 ;`
935			`; 1 ; 0 ;`
936	66	motilito	`; 2 ; 0 ;`
937			`; 3 ; 3 ;`
938			`; 4 ; 4 ;`
939	65	motilito	`; 5 ; 3 ;`
940	66	motilito	`; 6 ; 2 ;`
941	65	motilito	`; 7 ; 1 ;`
942			`; 8 ; 1 ;`
943			`; 9 ; 2 ;`
944			`; 10 ; 0 ;`
945			`; 11 ; 1 ;`
946			`; 12 ; 1 ;`
947			`; 13 ; 0 ;`
948			`; 14 ; 2 ;`
949	66	motilito	`; 15 ; 4 ;`
950			`; 16 ; 1 ;`
951			`; 17 ; 0 ;`
952			`; 18 ; 4 ;`
953			`; 19 ; 1 ;`
954			`; 20 ; 2 ;`
955			`; 21 ; 1 ;`
956			`; 22 ; 2 ;`
957			`; 23 ; 5 ;`
958	65	motilito	`; 24 ; 2 ;`
959	66	motilito	`; 25 ; 2 ;`
960			`; 26 ; 1 ;`
961			`; 27 ; 0 ;`
962			`; 28 ; 2 ;`
963			`; 29 ; 2 ;`
964			`; 30 ; 1 ;`
965	65	motilito	`; 31 ; 3 ;`
966			`+----------------------------------------------+------------------------------+`
967
968
969			`+-------------------------------------------------------------------------+`
970			`; Fitter Device Options ;`
971			`+----------------------------------------------+--------------------------+`
972			`; Option ; Setting ;`
973			`+----------------------------------------------+--------------------------+`
974			`; Enable user-supplied start-up clock (CLKUSR) ; Off ;`
975			`; Enable device-wide reset (DEV_CLRn) ; Off ;`
976			`; Enable device-wide output enable (DEV_OE) ; Off ;`
977			`; Enable INIT_DONE output ; Off ;`
978			`; Configuration scheme ; Active Serial ;`
979			`; Error detection CRC ; Off ;`
980			`; nCEO ; As output driving ground ;`
981			`; ASDO,nCSO ; As input tri-stated ;`
982			`; Reserve all unused pins ; As output driving ground ;`
983			`; Base pin-out file on sameframe device ; Off ;`
984			`+----------------------------------------------+--------------------------+`
985
986
987			`+------------------------------------+`
988			`; Operating Settings and Conditions ;`
989			`+---------------------------+--------+`
990			`; Setting ; Value ;`
991			`+---------------------------+--------+`
992			`; Nominal Core Voltage ; 1.20 V ;`
993			`; Low Junction Temperature ; 0 �C ;`
994			`; High Junction Temperature ; 85 �C ;`
995			`+---------------------------+--------+`
996
997
998			`+------------------------------------------------------------+`
999			`; Estimated Delay Added for Hold Timing ;`
1000			`+-----------------+----------------------+-------------------+`
1001			`; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;`
1002			`+-----------------+----------------------+-------------------+`
1003
1004
1005			`+-----------------+`
1006			`; Fitter Messages ;`
1007			`+-----------------+`
1008			`Info: *******************************************************************`
1009			`Info: Running Quartus II Fitter`
1010			`Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition`
1011	66	motilito	`Info: Processing started: Sat Mar 03 19:53:56 2012`
1012	65	motilito	`Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off l80soc -c l80soc`
1013			`Info: Selected device EP2C8Q208C8 for design "l80soc"`
1014			`Info: Low junction temperature is 0 degrees C`
1015			`Info: High junction temperature is 85 degrees C`
1016			`Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time`
1017			`Warning: Feature LogicLock is only available with a valid subscription license. Please purchase a software subscription to gain full access to this feature.`
1018			`Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices`
1019			`Info: Device EP2C5Q208C8 is compatible`
1020			`Info: Device EP2C5Q208I8 is compatible`
1021			`Info: Device EP2C8Q208I8 is compatible`
1022			`Info: Fitter converted 3 user pins into dedicated programming pins`
1023			`Info: Pin ~ASDO~ is reserved at location 1`
1024			`Info: Pin ~nCSO~ is reserved at location 2`
1025			`Info: Pin ~LVDS54p/nCEO~ is reserved at location 108`
1026			`Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.`
1027	66	motilito	`Critical Warning: No exact pin location assignment(s) for 24 pins of 24 total pins`
1028	65	motilito	`Info: Pin p1dio[0] not assigned to an exact location on the device`
1029			`Info: Pin p1dio[1] not assigned to an exact location on the device`
1030			`Info: Pin p1dio[2] not assigned to an exact location on the device`
1031			`Info: Pin p1dio[3] not assigned to an exact location on the device`
1032			`Info: Pin p1dio[4] not assigned to an exact location on the device`
1033			`Info: Pin p1dio[5] not assigned to an exact location on the device`
1034			`Info: Pin p1dio[6] not assigned to an exact location on the device`
1035			`Info: Pin p1dio[7] not assigned to an exact location on the device`
1036			`Info: Pin p2dio[0] not assigned to an exact location on the device`
1037			`Info: Pin p2dio[1] not assigned to an exact location on the device`
1038			`Info: Pin p2dio[2] not assigned to an exact location on the device`
1039			`Info: Pin p2dio[3] not assigned to an exact location on the device`
1040			`Info: Pin p2dio[4] not assigned to an exact location on the device`
1041			`Info: Pin p2dio[5] not assigned to an exact location on the device`
1042			`Info: Pin p2dio[6] not assigned to an exact location on the device`
1043			`Info: Pin p2dio[7] not assigned to an exact location on the device`
1044			`Info: Pin txd not assigned to an exact location on the device`
1045			`Info: Pin clock not assigned to an exact location on the device`
1046			`Info: Pin reset not assigned to an exact location on the device`
1047	66	motilito	`Info: Pin extint[1] not assigned to an exact location on the device`
1048			`Info: Pin extint[3] not assigned to an exact location on the device`
1049			`Info: Pin extint[2] not assigned to an exact location on the device`
1050			`Info: Pin extint[0] not assigned to an exact location on the device`
1051	65	motilito	`Info: Pin rxd not assigned to an exact location on the device`
1052			`Info: Timing-driven compilation is using the Classic Timing Analyzer`
1053			`Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements`
1054			`Info: Automatically promoted node clock (placed in PIN 23 (CLK0, LVDSCLK0p, Input))`
1055			`Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2`
1056			`Info: Automatically promoted node reset (placed in PIN 24 (CLK1, LVDSCLK0n, Input))`
1057			`Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1`
1058			`Info: Following destination nodes may be non-global or may not use global or regional clocks`
1059	66	motilito	`Info: Destination node light8080:cpu\|inte_reg`
1060	65	motilito	`Info: Destination node light8080:cpu\|condition_reg`
1061	66	motilito	`Info: Destination node light8080:cpu\|inta_reg`
1062			`Info: Destination node light8080:cpu\|delayed_ei`
1063	65	motilito	`Info: Destination node light8080:cpu\|flag_reg[0]`
1064			`Info: Destination node light8080:cpu\|flag_reg[6]`
1065			`Info: Destination node light8080:cpu\|flag_reg[2]`
1066	66	motilito	`Info: Destination node light8080:cpu\|int_pending`
1067	65	motilito	`Info: Destination node light8080:cpu\|daa_res9[1]`
1068			`Info: Destination node light8080:cpu\|daa_res9[2]`
1069			`Info: Non-global destination nodes limited to 10 nodes`
1070			`Info: Starting register packing`
1071			`Extra Info: Performing register packing on registers with non-logic cell location assignments`
1072			`Extra Info: Completed register packing on registers with non-logic cell location assignments`
1073			`Extra Info: Started Fast Input/Output/OE register processing`
1074			`Extra Info: Finished Fast Input/Output/OE register processing`
1075			`Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density`
1076			`Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks`
1077			`Info: Finished register packing`
1078			`Extra Info: No registers were packed into other blocks`
1079			`Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement`
1080	66	motilito	`Info: Number of I/O pins in group: 22 (unused VREF, 3.3V VCCIO, 5 input, 1 output, 16 bidirectional)`
1081	65	motilito	`Info: I/O standards used: 3.3-V LVTTL.`
1082			`Info: I/O bank details before I/O pin placement`
1083			`Info: Statistics of I/O banks`
1084			`Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used -- 28 pins available`
1085			`Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 35 pins available`
1086			`Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used -- 34 pins available`
1087			`Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 36 pins available`
1088			`Info: Fitter preparation operations ending: elapsed time is 00:00:01`
1089			`Info: Fitter placement preparation operations beginning`
1090			`Info: Fitter placement preparation operations ending: elapsed time is 00:00:00`
1091			`Info: Fitter placement operations beginning`
1092			`Info: Fitter placement was successful`
1093			`Info: Fitter placement operations ending: elapsed time is 00:00:02`
1094	66	motilito	`Info: Estimated most critical path is memory to memory delay of 14.801 ns`
1095			`Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X11_Y13; Fanout = 1; MEM Node = 'light8080:cpu\|micro_rom:rom\|altsyncram:Ram0_rtl_0\|altsyncram_ts61:auto_generated\|ram_block1a16~porta_address_reg8'`
1096			`Info: 2: + IC(0.000 ns) + CELL(3.761 ns) = 3.761 ns; Loc. = M4K_X11_Y13; Fanout = 1; MEM Node = 'light8080:cpu\|micro_rom:rom\|altsyncram:Ram0_rtl_0\|altsyncram_ts61:auto_generated\|ram_block1a16'`
1097			`Info: 3: + IC(2.001 ns) + CELL(0.624 ns) = 6.386 ns; Loc. = LAB_X24_Y15; Fanout = 1; COMB Node = 'light8080:cpu\|Mux10~0'`
1098			`Info: 4: + IC(0.160 ns) + CELL(0.651 ns) = 7.197 ns; Loc. = LAB_X24_Y15; Fanout = 31; COMB Node = 'light8080:cpu\|Mux10~1'`
1099			`Info: 5: + IC(1.158 ns) + CELL(0.370 ns) = 8.725 ns; Loc. = LAB_X24_Y14; Fanout = 1; COMB Node = 'light8080:cpu\|rbank~182'`
1100			`Info: 6: + IC(0.441 ns) + CELL(0.366 ns) = 9.532 ns; Loc. = LAB_X24_Y14; Fanout = 1; COMB Node = 'light8080:cpu\|rbank~183'`
1101			`Info: 7: + IC(1.697 ns) + CELL(0.206 ns) = 11.435 ns; Loc. = LAB_X26_Y15; Fanout = 1; COMB Node = 'light8080:cpu\|rbank~184'`
1102			`Info: 8: + IC(0.441 ns) + CELL(0.366 ns) = 12.242 ns; Loc. = LAB_X26_Y15; Fanout = 19; COMB Node = 'light8080:cpu\|rbank~187'`
1103			`Info: 9: + IC(2.383 ns) + CELL(0.176 ns) = 14.801 ns; Loc. = M4K_X11_Y16; Fanout = 0; MEM Node = 'ram_image:ram\|altsyncram:ram_rtl_1\|altsyncram_9il1:auto_generated\|ram_block1a6~porta_address_reg10'`
1104			`Info: Total cell delay = 6.520 ns ( 44.05 % )`
1105			`Info: Total interconnect delay = 8.281 ns ( 55.95 % )`
1106	65	motilito	`Info: Fitter routing operations beginning`
1107			`Info: Average interconnect usage is 2% of the available device resources`
1108	66	motilito	`Info: Peak interconnect usage is 7% of the available device resources in the region that extends from location X11_Y10 to location X22_Y19`
1109	65	motilito	`Info: Fitter routing operations ending: elapsed time is 00:00:01`
1110			`Info: The Fitter performed an Auto Fit compilation. Optimizations were skipped to reduce compilation time.`
1111			`Info: Optimizations that may affect the design's routability were skipped`
1112			`Info: Optimizations that may affect the design's timing were skipped`
1113			`Info: Started post-fitting delay annotation`
1114			`Warning: Found 17 output pins without output pin load capacitance assignment`
1115			`Info: Pin "p1dio[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis`
1116			`Info: Pin "p1dio[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis`
1117			`Info: Pin "p1dio[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis`
1118			`Info: Pin "p1dio[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis`
1119			`Info: Pin "p1dio[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis`
1120			`Info: Pin "p1dio[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis`
1121			`Info: Pin "p1dio[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis`
1122			`Info: Pin "p1dio[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis`
1123			`Info: Pin "p2dio[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis`
1124			`Info: Pin "p2dio[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis`
1125			`Info: Pin "p2dio[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis`
1126			`Info: Pin "p2dio[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis`
1127			`Info: Pin "p2dio[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis`
1128			`Info: Pin "p2dio[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis`
1129			`Info: Pin "p2dio[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis`
1130			`Info: Pin "p2dio[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis`
1131			`Info: Pin "txd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis`
1132			`Info: Delay annotation completed successfully`
1133			`Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.`
1134			`Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.`
1135			`Info: Quartus II Fitter was successful. 0 errors, 4 warnings`
1136	66	motilito	`Info: Peak virtual memory: 207 megabytes`
1137			`Info: Processing ended: Sat Mar 03 19:54:03 2012`
1138	65	motilito	`Info: Elapsed time: 00:00:07`
1139			`Info: Total CPU time (on all processors): 00:00:06`
1140
1141

Browse

Tools

Subversion Repositories light8080

[/] [light8080/] [trunk/] [verilog/] [syn/] [altera_c2/] [l80soc.fit.rpt] - Blame information for rev 85