OpenCores
URL https://opencores.org/ocsvn/mips_enhanced/mips_enhanced/trunk

Subversion Repositories mips_enhanced

[/] [mips_enhanced/] [trunk/] [grlib-gpl-1.0.19-b3188/] [lib/] [gaisler/] [ddr/] [ddr2sp.in.h] - Blame information for rev 2

Details | Compare with Previous | View Log

Line No. Rev Author Line
1 2 dimamali 
#ifndef CONFIG_DDR2SP
2 
#define CONFIG_DDR2SP 0
3 
#endif
4 
 
5 
#ifndef CONFIG_DDR2SP_INIT
6 
#define CONFIG_DDR2SP_INIT 0
7 
#endif
8 
 
9 
#ifndef CONFIG_DDR2SP_FREQ
10 
#define CONFIG_DDR2SP_FREQ 100
11 
#endif
12 
 
13 
#ifndef CONFIG_DDR2SP_TRFC
14 
#define CONFIG_DDR2SP_TRFC 130
15 
#endif
16 
 
17 
#ifndef CONFIG_DDR2SP_DATAWIDTH
18 
#define CONFIG_DDR2SP_DATAWIDTH 64
19 
#endif
20 
 
21 
#ifndef CONFIG_DDR2SP_COL
22 
#define CONFIG_DDR2SP_COL 9
23 
#endif
24 
 
25 
#ifndef CONFIG_DDR2SP_MBYTE
26 
#define CONFIG_DDR2SP_MBYTE 8
27 
#endif
28 
 
29 
#ifndef CONFIG_DDR2SP_RSKEW
30 
#define CONFIG_DDR2SP_RSKEW 0
31 
#endif
32 
 
33 
#ifndef CONFIG_DDR2SP_DELAY0
34 
#define CONFIG_DDR2SP_DELAY0 0
35 
#endif
36 
 
37 
#ifndef CONFIG_DDR2SP_DELAY1
38 
#define CONFIG_DDR2SP_DELAY1 0
39 
#endif
40 
 
41 
#ifndef CONFIG_DDR2SP_DELAY2
42 
#define CONFIG_DDR2SP_DELAY2 0
43 
#endif
44 
 
45 
#ifndef CONFIG_DDR2SP_DELAY3
46 
#define CONFIG_DDR2SP_DELAY3 0
47 
#endif
48 
 
49 
#ifndef CONFIG_DDR2SP_DELAY4
50 
#define CONFIG_DDR2SP_DELAY4 0
51 
#endif
52 
 
53 
#ifndef CONFIG_DDR2SP_DELAY5
54 
#define CONFIG_DDR2SP_DELAY5 0
55 
#endif
56 
 
57 
#ifndef CONFIG_DDR2SP_DELAY6
58 
#define CONFIG_DDR2SP_DELAY6 0
59 
#endif
60 
 
61 
#ifndef CONFIG_DDR2SP_DELAY7
62 
#define CONFIG_DDR2SP_DELAY7 0
63 
#endif

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.