URL https://opencores.org/ocsvn/openmsp430/openmsp430/trunk

Subversion Repositories openmsp430

[/] [openmsp430/] [trunk/] [fpga/] [altera_de0_nano_soc/] [doc/] [Terasic/] [DE0_NANO_SOC/] [Demonstrations/] [FPGA/] [DE0_NANO_SOC_ADC/] [DE0_NANO_SOC_QSYS/] [synthesis/] [submodules/] [DE0_NANO_SOC_QSYS_nios2_qsys_dc_tag_ram.mif] - Blame information for rev 221

Line No.	Rev	Author	Line
1	221	olivier.gi	`-- Contents are randomly generated during RTL generation.`
2			`WIDTH=11;`
3			`DEPTH=64;`
4
5			`ADDRESS_RADIX=HEX;`
6			`DATA_RADIX=HEX;`
7
8			`CONTENT BEGIN`
9
10			`00 : 778;`
11			`01 : 2e2;`
12			`02 : 2e9;`
13			`03 : 251;`
14			`04 : 007;`
15			`05 : 35b;`
16			`06 : 3f5;`
17			`07 : 2a3;`
18			`08 : 1a3;`
19			`09 : 674;`
20			`0a : 4aa;`
21			`0b : 42e;`
22			`0c : 3ae;`
23			`0d : 3b2;`
24			`0e : 017;`
25			`0f : 7b0;`
26			`10 : 162;`
27			`11 : 525;`
28			`12 : 2eb;`
29			`13 : 4c4;`
30			`14 : 6a7;`
31			`15 : 2f6;`
32			`16 : 407;`
33			`17 : 0ee;`
34			`18 : 4e7;`
35			`19 : 780;`
36			`1a : 588;`
37			`1b : 145;`
38			`1c : 18b;`
39			`1d : 24a;`
40			`1e : 5f6;`
41			`1f : 698;`
42			`20 : 460;`
43			`21 : 133;`
44			`22 : 32d;`
45			`23 : 016;`
46			`24 : 33e;`
47			`25 : 633;`
48			`26 : 53c;`
49			`27 : 007;`
50			`28 : 0e7;`
51			`29 : 706;`
52			`2a : 7e3;`
53			`2b : 238;`
54			`2c : 278;`
55			`2d : 32e;`
56			`2e : 6fd;`
57			`2f : 3b0;`
58			`30 : 00d;`
59			`31 : 30e;`
60			`32 : 2b4;`
61			`33 : 453;`
62			`34 : 2c3;`
63			`35 : 0e8;`
64			`36 : 1f5;`
65			`37 : 614;`
66			`38 : 2e0;`
67			`39 : 64c;`
68			`3a : 291;`
69			`3b : 67b;`
70			`3c : 444;`
71			`3d : 56a;`
72			`3e : 769;`
73			`3f : 331;`
74
75			`END;`