OpenCores
URL https://opencores.org/ocsvn/openrisc/openrisc/trunk

Subversion Repositories openrisc

[/] [openrisc/] [trunk/] [gnu-dev/] [or1k-gcc/] [gcc/] [testsuite/] [gcc.target/] [x86_64/] [abi/] [asm-support-darwin.s] - Blame information for rev 801

Go to most recent revision | Details | Compare with Previous | View Log

Line No. Rev Author Line
1 691 jeremybenn 
        .file   "snapshot.S"
2 
        .text
3 
        .p2align 4,,15
4 
.globl _snapshot
5 
_snapshot:
6 
.LFB3:
7 
        movq    %rax, _rax(%rip)
8 
        movq    %rbx, _rbx(%rip)
9 
        movq    %rcx, _rcx(%rip)
10 
        movq    %rdx, _rdx(%rip)
11 
        movq    %rdi, _rdi(%rip)
12 
        movq    %rsi, _rsi(%rip)
13 
        movq    %rbp, _rbp(%rip)
14 
        movq    %rsp, _rsp(%rip)
15 
        movq    %r8, _r8(%rip)
16 
        movq    %r9, _r9(%rip)
17 
        movq    %r10, _r10(%rip)
18 
        movq    %r11, _r11(%rip)
19 
        movq    %r12, _r12(%rip)
20 
        movq    %r13, _r13(%rip)
21 
        movq    %r14, _r14(%rip)
22 
        movq    %r15, _r15(%rip)
23 
        movdqu  %xmm0, _xmm_regs+0(%rip)
24 
        movdqu  %xmm1, _xmm_regs+16(%rip)
25 
        movdqu  %xmm2, _xmm_regs+32(%rip)
26 
        movdqu  %xmm3, _xmm_regs+48(%rip)
27 
        movdqu  %xmm4, _xmm_regs+64(%rip)
28 
        movdqu  %xmm5, _xmm_regs+80(%rip)
29 
        movdqu  %xmm6, _xmm_regs+96(%rip)
30 
        movdqu  %xmm7, _xmm_regs+112(%rip)
31 
        movdqu  %xmm8, _xmm_regs+128(%rip)
32 
        movdqu  %xmm9, _xmm_regs+144(%rip)
33 
        movdqu  %xmm10, _xmm_regs+160(%rip)
34 
        movdqu  %xmm11, _xmm_regs+176(%rip)
35 
        movdqu  %xmm12, _xmm_regs+192(%rip)
36 
        movdqu  %xmm13, _xmm_regs+208(%rip)
37 
        movdqu  %xmm14, _xmm_regs+224(%rip)
38 
        movdqu  %xmm15, _xmm_regs+240(%rip)
39 
        jmp     *_callthis(%rip)
40 
.LFE3:
41 
        .p2align 4,,15
42 
.globl _snapshot_ret
43 
_snapshot_ret:
44 
        movq    %rdi, _rdi(%rip)
45 
        subq    $8, %rsp
46 
        call    *_callthis(%rip)
47 
        addq    $8, %rsp
48 
        movq    %rax, _rax(%rip)
49 
        movq    %rdx, _rdx(%rip)
50 
        movdqu  %xmm0, _xmm_regs+0(%rip)
51 
        movdqu  %xmm1, _xmm_regs+16(%rip)
52 
        fstpt   _x87_regs(%rip)
53 
        fstpt   _x87_regs+16(%rip)
54 
        fldt    _x87_regs+16(%rip)
55 
        fldt    _x87_regs(%rip)
56 
        ret
57 
 
58 
        .comm   _callthis,8
59 
        .comm   _rax,8
60 
        .comm   _rbx,8
61 
        .comm   _rcx,8
62 
        .comm   _rdx,8
63 
        .comm   _rsi,8
64 
        .comm   _rdi,8
65 
        .comm   _rsp,8
66 
        .comm   _rbp,8
67 
        .comm   _r8,8
68 
        .comm   _r9,8
69 
        .comm   _r10,8
70 
        .comm   _r11,8
71 
        .comm   _r12,8
72 
        .comm   _r13,8
73 
        .comm   _r14,8
74 
        .comm   _r15,8
75 
        .comm   _xmm_regs,256
76 
        .comm   _x87_regs,128
77 
        .comm   _volatile_var,8

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.