OpenCores
URL https://opencores.org/ocsvn/openrisc/openrisc/trunk

Subversion Repositories openrisc

[/] [openrisc/] [trunk/] [gnu-old/] [binutils-2.18.50/] [ld/] [testsuite/] [ld-m68hc11/] [far-hc11.d] - Blame information for rev 840

Go to most recent revision | Details | Compare with Previous | View Log

Line No. Rev Author Line
1 38 julius
#source: far-hc11.s
2
#as: -m68hc11
3
#ld: -m m68hc11elf
4
#objdump: -d --prefix-addresses -r
5
#target: m6811-*-* m6812-*-*
6
 
7
.*:     file format elf32-m68hc11
8
 
9
Disassembly of section .text:
10
0+8000  pshb
11
0+8001  ldab    \#0
12
0+8003  ldy     \#0+6c <_far_foo>
13
0+8007  jmp     0+8056 <__far_trampoline>
14
0+800a  pshb
15
0+800b  ldab    \#0
16
0+800d  ldy     \#0+64 
17
0+8011  jmp     0+8056 <__far_trampoline>
18
0+8014 <_start> lds     \#0+64 
19
0+8017 <_start\+0x3> ldx     \#0+abcd <__data_image\+0x2b63>
20
0+801a <_start\+0x6> pshx
21
0+801b <_start\+0x7> ldd     \#0+1234 <__data_section_start\+0x134>
22
0+801e <_start\+0xa> ldx     \#0+5678 <__data_section_start\+0x4578>
23
0+8021 <_start\+0xd> jsr     0+800a 
24
0+8024 <_start\+0x10> cpx     \#0+1234 <__data_section_start\+0x134>
25
0+8027 <_start\+0x13> bne     0+804e 
26
0+8029 <_start\+0x15> cpd     \#0+5678 <__data_section_start\+0x4578>
27
0+802d <_start\+0x19> bne     0+804e 
28
0+802f <_start\+0x1b> pulx
29
0+8030 <_start\+0x1c> cpx     \#0+abcd <__data_image\+0x2b63>
30
0+8033 <_start\+0x1f> bne     0+804e 
31
0+8035 <_start\+0x21> ldd     \#0+8000 
32
0+8038 <_start\+0x24> xgdx
33
0+8039 <_start\+0x25> jsr     0,x
34
0+803b <_start\+0x27> ldd     \#0+800a 
35
0+803e <_start\+0x2a> xgdy
36
0+8040 <_start\+0x2c> jsr     0,y
37
0+8043 <_start\+0x2f> ldaa    \#0
38
0+8045 <_start\+0x31> ldy     \#0+73 <_far_no_tramp>
39
0+8049 <_start\+0x35> bsr     0+8066 <__call_a16>
40
0+804b <_start\+0x37> clra
41
0+804c <_start\+0x38> clrb
42
0+804d <_start\+0x39> wai
43
0+804e  ldd     \#0+1 <__bss_size\+0x1>
44
0+8051  wai
45
0+8052  bra     0+8014 <_start>
46
0+8054 <__return> ins
47
0+8055 <__return\+0x1> rts
48
0+8056 <__far_trampoline> psha
49
0+8057 <__far_trampoline\+0x1> psha
50
0+8058 <__far_trampoline\+0x2> pshx
51
0+8059 <__far_trampoline\+0x3> tsx
52
0+805a <__far_trampoline\+0x4> ldab    4,x
53
0+805c <__far_trampoline\+0x6> ldaa    2,x
54
0+805e <__far_trampoline\+0x8> staa    4,x
55
0+8060 <__far_trampoline\+0xa> pulx
56
0+8061 <__far_trampoline\+0xb> pula
57
0+8062 <__far_trampoline\+0xc> pula
58
0+8063 <__far_trampoline\+0xd> jmp     0,y
59
0+8066 <__call_a16> psha
60
0+8067 <__call_a16\+0x1> jmp     0,y
61
Disassembly of section .bank1:
62
0+64 <_far_bar> jsr       0+6b 
63
0+67 <_far_bar\+0x3> xgdx
64
0+68 <_far_bar\+0x4> jmp       0+8054 <__return>
65
0+6b  rts
66
Disassembly of section .bank2:
67
0+6c <_far_foo> jsr       0+72 
68
0+6f <_far_foo\+0x3> jmp       0+8054 <__return>
69
0+72  rts
70
Disassembly of section .bank3:
71
0+73 <_far_no_tramp> jsr       0+79 
72
0+76 <_far_no_tramp\+0x3> jmp       0+8054 <__return>
73
0+79  rts

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.