OpenCores
URL https://opencores.org/ocsvn/openrisc/openrisc/trunk

Subversion Repositories openrisc

[/] [openrisc/] [trunk/] [gnu-old/] [binutils-2.18.50/] [ld/] [testsuite/] [ld-m68hc11/] [far-hc12.d] - Blame information for rev 825

Go to most recent revision | Details | Compare with Previous | View Log

Line No. Rev Author Line
1 38 julius
#source: far-hc12.s
2
#as: -m68hc12
3
#ld: -m m68hc12elf --script $srcdir/$subdir/far-hc12.ld
4
#objdump: -d --prefix-addresses -r
5
#target: m6811-*-* m6812-*-*
6
 
7
.*:     file format elf32\-m68hc12
8
 
9
Disassembly of section .text:
10
0+c000  ldy     \#0+8000 <__bank_start>
11
0+c003  call    0+c049 <__far_trampoline> \{0+c049 <__far_trampoline>, 1\}
12
0+c007  ldy     \#0+8000 <__bank_start>
13
0+c00a  call    0+c049 <__far_trampoline> \{0+c049 <__far_trampoline>, 0\}
14
0+c00e <_start> lds     \#0+2063 
15
0+c011 <_start\+0x3> ldx     \#0+abcd <__bank_start\+0x2bcd>
16
0+c014 <_start\+0x6> pshx
17
0+c015 <_start\+0x7> ldd     \#0+1234 
18
0+c018 <_start\+0xa> ldx     \#0+5678 <__bank_size\+0x1678>
19
0+c01b <_start\+0xd> jsr     0+c007 
20
0+c01e <_start\+0x10> cpx     \#0+1234 
21
0+c021 <_start\+0x13> bne     0+c043 
22
0+c023 <_start\+0x15> cpd     \#0+5678 <__bank_size\+0x1678>
23
0+c026 <_start\+0x18> bne     0+c043 
24
0+c028 <_start\+0x1a> pulx
25
0+c029 <_start\+0x1b> cpx     \#0+abcd <__bank_start\+0x2bcd>
26
0+c02c <_start\+0x1e> bne     0+c043 
27
0+c02e <_start\+0x20> ldd     \#0+c000 
28
0+c031 <_start\+0x23> xgdx
29
0+c033 <_start\+0x25> jsr     0,X
30
0+c035 <_start\+0x27> ldd     \#0+c007 
31
0+c038 <_start\+0x2a> xgdy
32
0+c03a <_start\+0x2c> jsr     0,Y
33
0+c03c <_start\+0x2e> call    0+18000 <_far_no_tramp> \{0+8000 <__bank_start>, 2\}
34
0+c040 <_start\+0x32> clra
35
0+c041 <_start\+0x33> clrb
36
0+c042 <_start\+0x34> wai
37
0+c043  ldd     \#0+1 
38
0+c046  wai
39
0+c047  bra     0+c00e <_start>
40
0+c049 <__far_trampoline> movb    0,SP, 2,SP
41
0+c04d <__far_trampoline\+0x4> leas    2,SP
42
0+c04f <__far_trampoline\+0x6> jmp     0,Y
43
Disassembly of section .bank1:
44
0+10+ <_far_bar> jsr      0+10006 
45
0+10003 <_far_bar\+0x3> xgdx
46
0+10005 <_far_bar\+0x5> rtc
47
0+10006  rts
48
Disassembly of section .bank2:
49
0+14000 <_far_foo> jsr    0+14004 
50
0+14003 <_far_foo\+0x3> rtc
51
0+14004  rts
52
Disassembly of section .bank3:
53
0+18000 <_far_no_tramp> jsr    0+18004 
54
0+18003 <_far_no_tramp\+0x3> rtc
55
0+18004  rts

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.