OpenCores
URL https://opencores.org/ocsvn/openrisc_me/openrisc_me/trunk

Subversion Repositories openrisc_me

[/] [openrisc/] [trunk/] [gnu-src/] [binutils-2.20.1/] [gas/] [testsuite/] [gas/] [m68hc11/] [opers12.d] - Blame information for rev 304

Go to most recent revision | Details | Compare with Previous | View Log

Line No. Rev Author Line
1 205 julius 
#objdump: -d --prefix-addresses --reloc
2 
#as: -m68hc12
3 
#name: 68HC12 specific addressing modes (opers12)
4 
 
5 
.*: +file format elf32\-m68hc12
6 
 
7 
Disassembly of section .text:
8 
0+0+  anda      \[12,X\]
9 
0+0004  ldaa    #10
10 
0+0006  ldx     0+0+
11 
[       ]+7: R_M68HC12_16       L1
12 
0+0009  ldy     0,X
13 
0+000b  addd    1,Y
14 
0+000d  subd    \-1,Y
15 
0+000f  eora    15,Y
16 
0+0011  eora    \-16,Y
17 
0+0013  eorb    16,Y
18 
0+0016  eorb    \-17,Y
19 
0+0019  oraa    128,SP
20 
0+001c  orab    \-128,SP
21 
0+001f  orab    255,X
22 
0+0022  orab    \-256,X
23 
0+0025  anda    256,X
24 
0+0029  andb    \-257,X
25 
0+002d  anda    \[12,X\]
26 
0+0031  ldaa    \[257,Y\]
27 
0+0035  ldab    \[32767,SP\]
28 
0+0039  ldd     \[32768,PC\]
29 
0+003d  ldd     \-55,PC \{0+9 \}
30 
0+0040  std     A,X
31 
0+0042  ldx     B,X
32 
0+0044  stx     D,Y
33 
0+0046  addd    1,\+X
34 
0+0048  addd    2,\+X
35 
0+004a  addd    8,\+X
36 
0+004c  addd    1,SP\+
37 
0+004e  addd    2,SP\+
38 
0+0050  addd    8,SP\+
39 
0+0052  subd    1,\-Y
40 
0+0054  subd    2,\-Y
41 
0+0056  subd    8,\-Y
42 
0+0058  addd    1,Y\-
43 
0+005a  addd    2,Y\-
44 
0+005c  addd    8,Y\-
45 
0+005e  std     \[D,X\]
46 
0+0060  std     \[D,Y\]
47 
0+0062  std     \[D,SP\]
48 
0+0064  std     \[D,PC\]
49 
0+0066  beq     0+0009
50 
[       ]+66: R_M68HC12_RL_JUMP \*ABS\*
51 
0+0068  lbeq    0+0+
52 
[       ]+68: R_M68HC12_RL_JUMP \*ABS\*
53 
0+006c  lbcc    0+00bc
54 
[       ]+6c: R_M68HC12_RL_JUMP \*ABS\*
55 
0+0070  movb    0+0+ , 1,X
56 
[       ]+73: R_M68HC12_16      start
57 
0+0075  movw    1,X, 0+0+
58 
[       ]+78: R_M68HC12_16      start
59 
0+007a  movb    0+0+ , 1,\+X
60 
[       ]+7d: R_M68HC12_16      start
61 
0+007f  movb    0+0+ , 1,\-X
62 
[       ]+82: R_M68HC12_16      start
63 
0+0084  movb    #23, 1,\-SP
64 
0+0088  movb    0+0+ , 0+0+
65 
[       ]+8a: R_M68HC12_16      L1
66 
[       ]+8c: R_M68HC12_16      L2
67 
0+008e  movb    0+0+ , A,X
68 
[       ]+91: R_M68HC12_16      L1
69 
0+0093  movw    0+0+ , B,X
70 
[       ]+96: R_M68HC12_16      L1
71 
0+0098  movw    0+0+ , D,X
72 
[       ]+9b: R_M68HC12_16      L1
73 
0+009d  movw    D,X, A,X
74 
0+00a1  movw    B,SP, D,PC
75 
0+00a5  movw    B,SP, 0+0+
76 
[       ]+a8: R_M68HC12_16      L1
77 
0+00aa  movw    B,SP, 1,X
78 
0+00ae  movw    D,X, A,Y
79 
0+00b2  trap    #48
80 
0+00b4  trap    #57
81 
0+00b6  trap    #64
82 
0+00b8  trap    #128
83 
0+00ba  trap    #255
84 
0+00bc  movw    1,X, 2,X
85 
0+00c0  movw    0+ffff , 0+ffff
86 
0+00c6  movw    0+ffff , 1,X
87 
0+00cb  movw    #0+ffff , 1,X
88 
0+00d0  movw    0+0003 , 0+0008
89 
0+00d6  movw    #0+0003 , 0+0003
90 
0+00dc  movw    #0+0003 , 1,X
91 
0+00e1  movw    0+0003 , 1,X
92 
0+00e6  movw    0+0003 , 2,X
93 
0+00eb  movw    0+0004 , \-2,X
94 
0+00f0  rts
95 
0+00f1  leas    0,X
96 
[       ]+f3: R_M68HC12_16      abort
97 
0+00f5  leax    4,Y
98 
0+00f7  leax    100,X
99 
0+00fa  leas    110,SP
100 
0+00fd  leay    10,X
101 
0+00ff  leas    10240,Y
102 
0+0103  leas    -16,PC \{0+f5 \}
103 
0+0105  leas    15,PC \{0+116 \}
104 
0+0107  leas    -256,PC \{0+b \}
105 
0+010b  leas    255,PC \{0+20d \}
106 
0+010e  movb    #23, 0+2345
107 
0+0113  movb    #40, 12,SP
108 
0+0117  movb    #39, 3,\+SP
109 
0+011b  movb    #20, 14,SP
110 
0+011f  movw    #0+3210 , 0+3456
111 
0+0125  movw    #0+4040 , 12,SP
112 
0+012a  movw    #0+3900 , 3,\+SP
113 
0+012f  movw    #0+2000 , 14,SP

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.