OpenCores
URL https://opencores.org/ocsvn/openrisc_me/openrisc_me/trunk

Subversion Repositories openrisc_me

[/] [openrisc/] [trunk/] [gnu-src/] [gcc-4.5.1/] [gcc/] [testsuite/] [gcc.target/] [i386/] [pr37434-4.c] - Blame information for rev 318

Details | Compare with Previous | View Log

Line No. Rev Author Line
1 318 jeremybenn
/* { dg-do compile } */
2
/* { dg-require-effective-target sse4 } */
3
/* { dg-options "-O2 -mtune=core2 -msse4.1" } */
4
 
5
typedef char __v16qi __attribute__ ((__vector_size__ (16)));
6
typedef long long __m128i __attribute__ ((__vector_size__ (16)));
7
__m128i Set_AC4R_SETUP_I( const char *val ) {
8
  char D2073 = *val;
9
  char D2074 = *(val + 1);
10
  char D2075 = *(val + 2);
11
  char D2076 = *(val + 3);
12
  char D2077 = *(val + 4);
13
  char D2078 = *(val + 5);
14
  char D2079 = *(val + 6);
15
  __v16qi D2094 = {D2073, D2074, D2075, D2076,  D2077, D2078, D2079, 0,
16
  D2073, D2074, D2075, D2076,  D2077, D2078, D2079, 0};
17
  return (__m128i)D2094;
18
}
19
 
20
/* { dg-final { scan-assembler "pinsrb" } } */

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.