OpenCores
URL https://opencores.org/ocsvn/openrisc_me/openrisc_me/trunk

Subversion Repositories openrisc_me

[/] [openrisc/] [trunk/] [gnu-src/] [gdb-7.2/] [sim/] [testsuite/] [sim/] [sh/] [sett.s] - Blame information for rev 330

Details | Compare with Previous | View Log

Line No. Rev Author Line
1 330 jeremybenn 
# sh testcase for sett, clrt, movt
2 
# mach:  all
3 
# as(sh):       -defsym sim_cpu=0
4 
# as(shdsp):    -defsym sim_cpu=1 -dsp
5 
 
6 
        .include "testutils.inc"
7 
 
8 
        start
9 
sett_1: set_grs_a5a5
10 
        sett
11 
        bt .Lsett
12 
        nop
13 
        fail
14 
.Lsett:
15 
        test_grs_a5a5
16 
 
17 
clrt_1: set_grs_a5a5
18 
        clrt
19 
        bf .Lclrt
20 
        nop
21 
        fail
22 
.Lclrt:
23 
        test_grs_a5a5
24 
 
25 
movt_1: set_grs_a5a5
26 
        sett
27 
        movt    r1
28 
        test_gr_a5a5 r0
29 
        assertreg 1, r1
30 
        test_gr_a5a5 r2
31 
        test_gr_a5a5 r3
32 
        test_gr_a5a5 r4
33 
        test_gr_a5a5 r5
34 
        test_gr_a5a5 r6
35 
        test_gr_a5a5 r7
36 
        test_gr_a5a5 r8
37 
        test_gr_a5a5 r9
38 
        test_gr_a5a5 r10
39 
        test_gr_a5a5 r11
40 
        test_gr_a5a5 r12
41 
        test_gr_a5a5 r13
42 
        test_gr_a5a5 r14
43 
 
44 
movt_2: set_grs_a5a5
45 
        clrt
46 
        movt    r1
47 
        test_gr_a5a5 r0
48 
        assertreg 0, r1
49 
        test_gr_a5a5 r2
50 
        test_gr_a5a5 r3
51 
        test_gr_a5a5 r4
52 
        test_gr_a5a5 r5
53 
        test_gr_a5a5 r6
54 
        test_gr_a5a5 r7
55 
        test_gr_a5a5 r8
56 
        test_gr_a5a5 r9
57 
        test_gr_a5a5 r10
58 
        test_gr_a5a5 r11
59 
        test_gr_a5a5 r12
60 
        test_gr_a5a5 r13
61 
        test_gr_a5a5 r14
62 
 
63 
        pass
64 
 
65 
        exit 0

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.