OpenCores
URL https://opencores.org/ocsvn/openrisc/openrisc/trunk

Subversion Repositories openrisc

[/] [openrisc/] [trunk/] [rtos/] [freertos-6.1.1/] [Demo/] [RX600_RX62N-RDK_GNURX/] [RTOSDemo/] [GNU-Files/] [inthandler.c] - Blame information for rev 585

Details | Compare with Previous | View Log

Line No. Rev Author Line
1 585 jeremybenn
/***********************************************************************/
2
/*                                                                     */
3
/*  FILE        :inthandler.c                                          */
4
/*  DATE        :Wed, Aug 25, 2010                                     */
5
/*  DESCRIPTION :Interrupt Handler                                     */
6
/*  CPU TYPE    :Other                                                 */
7
/*                                                                     */
8
/*  This file is generated by KPIT GNU Project Generator.              */
9
/*                                                                     */
10
/***********************************************************************/
11
 
12
 
13
 
14
 
15
#include "inthandler.h"
16
 
17
// Exception(Supervisor Instruction)
18
void INT_Excep_SuperVisorInst(void){/* brk(); */}
19
 
20
// Exception(Undefined Instruction)
21
void INT_Excep_UndefinedInst(void){ __asm volatile ("brk"); }
22
 
23
// Exception(Floating Point)
24
void INT_Excep_FloatingPoint(void){/* brk(); */}
25
 
26
// NMI
27
void INT_NonMaskableInterrupt(void){/* brk(); */}
28
 
29
// Dummy
30
void Dummy(void){/* brk(); */}
31
 
32
// BRK
33
void INT_Excep_BRK(void){ /*wait(); */}
34
 
35
// BUSERR
36
void INT_Excep_BUSERR(void){ }
37
 
38
// FCU_FCUERR
39
void INT_Excep_FCU_FCUERR(void){ }
40
 
41
// FCU_FRDYI
42
void INT_Excep_FCU_FRDYI(void){ }
43
 
44
// CMTU0_CMT0 - (RB) NOTE This has been replaced in the vector table with vTickISR().
45
void INT_Excep_CMTU0_CMT0(void){ }
46
 
47
// CMTU0_CMT1
48
void INT_Excep_CMTU0_CMT1(void){ }
49
 
50
// CMTU1_CMT2
51
void INT_Excep_CMTU1_CMT2(void){ }
52
 
53
// CMTU1_CMT3
54
void INT_Excep_CMTU1_CMT3(void){ }
55
 
56
// IRQ0
57
void INT_Excep_IRQ0(void){ }
58
 
59
// IRQ1
60
void INT_Excep_IRQ1(void){ }
61
 
62
// IRQ2
63
void INT_Excep_IRQ2(void){ }
64
 
65
// IRQ3
66
void INT_Excep_IRQ3(void){ }
67
 
68
// IRQ4
69
void INT_Excep_IRQ4(void){ }
70
 
71
// IRQ5
72
void INT_Excep_IRQ5(void){ }
73
 
74
// IRQ6
75
void INT_Excep_IRQ6(void){ }
76
 
77
// IRQ7
78
void INT_Excep_IRQ7(void){ }
79
 
80
// IRQ8
81
void INT_Excep_IRQ8(void){ }
82
 
83
// IRQ9
84
void INT_Excep_IRQ9(void){ }
85
 
86
// IRQ10
87
void INT_Excep_IRQ10(void){ }
88
 
89
// IRQ11
90
void INT_Excep_IRQ11(void){ }
91
 
92
// IRQ12
93
void INT_Excep_IRQ12(void){ }
94
 
95
// IRQ13
96
void INT_Excep_IRQ13(void){ }
97
 
98
// IRQ14
99
void INT_Excep_IRQ14(void){ }
100
 
101
// IRQ15
102
void INT_Excep_IRQ15(void){ }
103
 
104
// WDT_WOVI
105
void INT_Excep_WDT_WOVI(void){ }
106
 
107
// AD0_ADI0
108
void INT_Excep_AD0_ADI0(void){ }
109
 
110
// AD1_ADI1
111
void INT_Excep_AD1_ADI1(void){ }
112
 
113
// AD2_ADI2
114
void INT_Excep_AD2_ADI2(void){ }
115
 
116
// AD3_ADI3
117
void INT_Excep_AD3_ADI3(void){ }
118
 
119
// TPU0_TGI0A
120
void INT_Excep_TPU0_TGI0A(void){ }
121
 
122
// TPU0_TGI0B
123
void INT_Excep_TPU0_TGI0B(void){ }
124
 
125
// TPU0_TGI0C
126
void INT_Excep_TPU0_TGI0C(void){ }
127
 
128
// TPU0_TGI0D
129
void INT_Excep_TPU0_TGI0D(void){ }
130
 
131
// TPU0_TCI0V
132
void INT_Excep_TPU0_TCI0V(void){ }
133
 
134
// TPU1_TGI1A
135
void INT_Excep_TPU1_TGI1A(void){ }
136
 
137
// TPU1_TGI1B
138
void INT_Excep_TPU1_TGI1B(void){ }
139
 
140
// TPU1_TCI1V
141
void INT_Excep_TPU1_TCI1V(void){ }
142
 
143
// TPU1_TCI1U
144
void INT_Excep_TPU1_TCI1U(void){ }
145
 
146
// TPU2_TGI2A
147
void INT_Excep_TPU2_TGI2A(void){ }
148
 
149
// TPU2_TGI2B
150
void INT_Excep_TPU2_TGI2B(void){ }
151
 
152
// TPU2_TCI2V
153
void INT_Excep_TPU2_TCI2V(void){ }
154
 
155
// TPU2_TCI2U
156
void INT_Excep_TPU2_TCI2U(void){ }
157
 
158
// TPU3_TGI3A
159
void INT_Excep_TPU3_TGI3A(void){ }
160
 
161
// TPU3_TGI3B
162
void INT_Excep_TPU3_TGI3B(void){ }
163
 
164
// TPU3_TGI3C
165
void INT_Excep_TPU3_TGI3C(void){ }
166
 
167
// TPU3_TGI3D
168
void INT_Excep_TPU3_TGI3D(void){ }
169
 
170
// TPU3_TCI3V
171
void INT_Excep_TPU3_TCI3V(void){ }
172
 
173
// TPU4_TGI4A
174
void INT_Excep_TPU4_TGI4A(void){ }
175
 
176
// TPU4_TGI4B
177
void INT_Excep_TPU4_TGI4B(void){ }
178
 
179
// TPU4_TCI4V
180
void INT_Excep_TPU4_TCI4V(void){ }
181
 
182
// TPU4_TCI4U
183
void INT_Excep_TPU4_TCI4U(void){ }
184
 
185
// TPU5_TGI5A
186
void INT_Excep_TPU5_TGI5A(void){ }
187
 
188
// TPU5_TGI5B
189
void INT_Excep_TPU5_TGI5B(void){ }
190
 
191
// TPU5_TCI5V
192
void INT_Excep_TPU5_TCI5V(void){ }
193
 
194
// TPU5_TCI5U
195
void INT_Excep_TPU5_TCI5U(void){ }
196
 
197
// TPU6_TGI6A
198
void INT_Excep_TPU6_TGI6A(void){ }
199
 
200
// TPU6_TGI6B
201
void INT_Excep_TPU6_TGI6B(void){ }
202
 
203
// TPU6_TGI6C
204
void INT_Excep_TPU6_TGI6C(void){ }
205
 
206
// TPU6_TGI6D
207
void INT_Excep_TPU6_TGI6D(void){ }
208
 
209
// TPU6_TCI6V
210
void INT_Excep_TPU6_TCI6V(void){ }
211
 
212
// TPU7_TGI7A
213
void INT_Excep_TPU7_TGI7A(void){ }
214
 
215
// TPU7_TGI7B
216
void INT_Excep_TPU7_TGI7B(void){ }
217
 
218
// TPU7_TCI7V
219
void INT_Excep_TPU7_TCI7V(void){ }
220
 
221
// TPU7_TCI7U
222
void INT_Excep_TPU7_TCI7U(void){ }
223
 
224
// TPU8_TGI8A
225
void INT_Excep_TPU8_TGI8A(void){ }
226
 
227
// TPU8_TGI8B
228
void INT_Excep_TPU8_TGI8B(void){ }
229
 
230
// TPU8_TCI8V
231
void INT_Excep_TPU8_TCI8V(void){ }
232
 
233
// TPU8_TCI8U
234
void INT_Excep_TPU8_TCI8U(void){ }
235
 
236
// TPU9_TGI9A
237
void INT_Excep_TPU9_TGI9A(void){ }
238
 
239
// TPU9_TGI9B
240
void INT_Excep_TPU9_TGI9B(void){ }
241
 
242
// TPU9_TGI9C
243
void INT_Excep_TPU9_TGI9C(void){ }
244
 
245
// TPU9_TGI9D
246
void INT_Excep_TPU9_TGI9D(void){ }
247
 
248
// TPU9_TCI9V
249
void INT_Excep_TPU9_TCI9V(void){ }
250
 
251
// TPU10_TGI10A
252
void INT_Excep_TPU10_TGI10A(void){ }
253
 
254
// TPU10_TGI10B
255
void INT_Excep_TPU10_TGI10B(void){ }
256
 
257
// TPU10_TCI10V
258
void INT_Excep_TPU10_TCI10V(void){ }
259
 
260
// TPU10_TCI10U
261
void INT_Excep_TPU10_TCI10U(void){ }
262
 
263
// TPU11_TGI11A
264
void INT_Excep_TPU11_TGI11A(void){ }
265
 
266
// TPU11_TGI11B
267
void INT_Excep_TPU11_TGI11B(void){ }
268
 
269
// TPU11_TCI11V
270
void INT_Excep_TPU11_TCI11V(void){ }
271
 
272
// TPU11_TCI11U
273
void INT_Excep_TPU11_TCI11U(void){ }
274
 
275
// TMR0_CMI0A
276
void INT_Excep_TMR0_CMI0A(void){ }
277
 
278
// TMR0_CMI0B
279
void INT_Excep_TMR0_CMI0B(void){ }
280
 
281
// TMR0_OV0I
282
void INT_Excep_TMR0_OV0I(void){ }
283
 
284
// TMR1_CMI1A
285
void INT_Excep_TMR1_CMI1A(void){ }
286
 
287
// TMR1_CMI1B
288
void INT_Excep_TMR1_CMI1B(void){ }
289
 
290
// TMR1_OV1I
291
void INT_Excep_TMR1_OV1I(void){ }
292
 
293
// TMR2_CMI2A
294
void INT_Excep_TMR2_CMI2A(void){ }
295
 
296
// TMR2_CMI2B
297
void INT_Excep_TMR2_CMI2B(void){ }
298
 
299
// TMR2_OV2I
300
void INT_Excep_TMR2_OV2I(void){ }
301
 
302
// TMR3_CMI3A
303
void INT_Excep_TMR3_CMI3A(void){ }
304
 
305
// TMR3_CMI3B
306
void INT_Excep_TMR3_CMI3B(void){ }
307
 
308
// TMR3_OV3I
309
void INT_Excep_TMR3_OV3I(void){ }
310
 
311
// DMAC_DMTEND0
312
void INT_Excep_DMAC_DMTEND0(void){ }
313
 
314
// DMAC_DMTEND1
315
void INT_Excep_DMAC_DMTEND1(void){ }
316
 
317
// DMAC_DMTEND2
318
void INT_Excep_DMAC_DMTEND2(void){ }
319
 
320
// DMAC_DMTEND3
321
void INT_Excep_DMAC_DMTEND3(void){ }
322
 
323
// SCI0_ERI0
324
void INT_Excep_SCI0_ERI0(void){ }
325
 
326
// SCI0_RXI0
327
void INT_Excep_SCI0_RXI0(void){ }
328
 
329
// SCI0_TXI0
330
void INT_Excep_SCI0_TXI0(void){ }
331
 
332
// SCI0_TEI0
333
void INT_Excep_SCI0_TEI0(void){ }
334
 
335
// SCI1_ERI1
336
void INT_Excep_SCI1_ERI1(void){ }
337
 
338
// SCI1_RXI1
339
void INT_Excep_SCI1_RXI1(void){ }
340
 
341
// SCI1_TXI1
342
void INT_Excep_SCI1_TXI1(void){ }
343
 
344
// SCI1_TEI1
345
void INT_Excep_SCI1_TEI1(void){ }
346
 
347
// SCI2_ERI2
348
void INT_Excep_SCI2_ERI2(void){ }
349
 
350
// SCI2_RXI2
351
void INT_Excep_SCI2_RXI2(void){ }
352
 
353
// SCI2_TXI2
354
void INT_Excep_SCI2_TXI2(void){ }
355
 
356
// SCI2_TEI2
357
void INT_Excep_SCI2_TEI2(void){ }
358
 
359
// SCI3_ERI3
360
void INT_Excep_SCI3_ERI3(void){ }
361
 
362
// SCI3_RXI3
363
void INT_Excep_SCI3_RXI3(void){ }
364
 
365
// SCI3_TXI3
366
void INT_Excep_SCI3_TXI3(void){ }
367
 
368
// SCI3_TEI3
369
void INT_Excep_SCI3_TEI3(void){ }
370
 
371
// SCI4_ERI4
372
void INT_Excep_SCI4_ERI4(void){ }
373
 
374
// SCI4_RXI4
375
void INT_Excep_SCI4_RXI4(void){ }
376
 
377
// SCI4_TXI4
378
void INT_Excep_SCI4_TXI4(void){ }
379
 
380
// SCI4_TEI4
381
void INT_Excep_SCI4_TEI4(void){ }
382
 
383
// SCI5_ERI5
384
void INT_Excep_SCI5_ERI5(void){ }
385
 
386
// SCI5_RXI5
387
void INT_Excep_SCI5_RXI5(void){ }
388
 
389
// SCI5_TXI5
390
void INT_Excep_SCI5_TXI5(void){ }
391
 
392
// SCI5_TEI5
393
void INT_Excep_SCI5_TEI5(void){ }
394
 
395
// SCI6_ERI6
396
void INT_Excep_SCI6_ERI6(void){ }
397
 
398
// SCI6_RXI6
399
void INT_Excep_SCI6_RXI6(void){ }
400
 
401
// SCI6_TXI6
402
void INT_Excep_SCI6_TXI6(void){ }
403
 
404
// SCI6_TEI6
405
void INT_Excep_SCI6_TEI6(void){ }
406
 
407
// RIIC0_EEI0
408
void INT_Excep_RIIC0_EEI0(void){ }
409
 
410
// RIIC0_RXI0
411
void INT_Excep_RIIC0_RXI0(void){ }
412
 
413
// RIIC0_TXI0
414
void INT_Excep_RIIC0_TXI0(void){ }
415
 
416
// RIIC0_TEI0
417
void INT_Excep_RIIC0_TEI0(void){ }
418
 
419
// RIIC1_EEI1
420
void INT_Excep_RIIC1_EEI1(void){ }
421
 
422
// RIIC1_RXI1
423
void INT_Excep_RIIC1_RXI1(void){ }
424
 
425
// RIIC1_TXI1
426
void INT_Excep_RIIC1_TXI1(void){ }
427
 
428
// RIIC1_TEI1
429
void INT_Excep_RIIC1_TEI1(void){ }
430
 
431
 

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.