1 |
2 |
dsmv |
<Html>
|
2 |
|
|
<Head>
|
3 |
|
|
<Title>Тетрада MAIN</Title>
|
4 |
|
|
<Meta Http-equiv="Content-Type" Content="text/html; Charset=windows-1251">
|
5 |
|
|
<Link Rel="StyleSheet" Type="text/css" Href="style.css">
|
6 |
|
|
</Head>
|
7 |
|
|
<Body LeftMargin="5" TopMargin="5" BgColor="#ffffff">
|
8 |
|
|
<h1>Тетрада MAIN</h1>
|
9 |
|
|
Версия документа: 1.4<hr>
|
10 |
|
|
<h2>Общие сведения</h2>
|
11 |
|
|
<table border="0" width="90%" cellpadding="6" cellspacing="1">
|
12 |
|
|
<tr>
|
13 |
|
|
<td width="17%" valign="top">
|
14 |
|
|
<b>
|
15 |
|
|
Назначение</b></td>
|
16 |
|
|
<td width="83%" valign="top"> Начальное тестирование ПЛИС. <br>
|
17 |
|
|
Распределение запросов DMA и прерываний. <br>
|
18 |
|
|
Управление ИПН (источник программируемых напряжений), мультиплексором компараторов. <br>
|
19 |
|
|
Управление разъёмом SYNX.</td>
|
20 |
|
|
</tr>
|
21 |
|
|
<tr>
|
22 |
|
|
<td width="17%" valign="top">
|
23 |
|
|
|
24 |
|
|
<b>
|
25 |
|
|
|
26 |
|
|
Модификация</b></td>
|
27 |
|
|
<td width="83%" valign="top"> 8 - Ширина шины данных - 64 разряда.
|
28 |
|
|
Не используются счётчики CNT0, CNT1, CNT2. Есть регистр
|
29 |
|
|
SYNX_IN.</td>
|
30 |
|
|
</tr>
|
31 |
|
|
<tr>
|
32 |
|
|
<td width="17%" valign="top"><b>Версия</b></td>
|
33 |
|
|
<td width="83%" valign="top"> 1.4</td>
|
34 |
|
|
</tr>
|
35 |
|
|
<tr>
|
36 |
|
|
<td width="17%" valign="top"><b>ID</b></td>
|
37 |
|
|
<td width="83%" valign="top"> 1</td>
|
38 |
|
|
</tr>
|
39 |
|
|
</table>
|
40 |
|
|
|
41 |
|
|
|
42 |
|
|
|
43 |
|
|
<h2>Состав регистров</h2>
|
44 |
|
|
<h3>Прямые регистры</h3>
|
45 |
|
|
<table border="2" width="90%" bordercolorlight="#000000" bordercolordark="#000000" bordercolor="#000000" cellspacing="0" cellpadding="2" style="border-collapse: collapse">
|
46 |
|
|
<tr>
|
47 |
|
|
<td width="6%" align="center"><b>Название</b></td>
|
48 |
|
|
<td width="9%" align="center"><b>Разрядность</b></td>
|
49 |
|
|
<td width="45%"><b>Описание</b></td>
|
50 |
|
|
</tr>
|
51 |
|
|
<tr>
|
52 |
|
|
<td width="6%" align="center"><a href="#Регистры STATUS, IRQ_MASK, IRQ_INV">STATUS</a></td>
|
53 |
|
|
<td width="9%" align="center">16</td>
|
54 |
|
|
<td width="45%"> Регистр состояния</td>
|
55 |
|
|
</tr>
|
56 |
|
|
<tr>
|
57 |
|
|
<td width="6%" align="center"><a href="#Регистр DATA">DATA</a></td>
|
58 |
|
|
<td width="9%" align="center">64</td>
|
59 |
|
|
<td width="45%"> Регистр данных</td>
|
60 |
|
|
</tr>
|
61 |
|
|
<tr>
|
62 |
|
|
<td width="6%" align="center"><a href="reg_common.htm#Регистр CMD_ADR">CMD_ADR</a></td>
|
63 |
|
|
<td width="9%" align="center">10</td>
|
64 |
|
|
<td width="45%"> Регистр косвенного адреса</td>
|
65 |
|
|
</tr>
|
66 |
|
|
<tr>
|
67 |
|
|
<td width="6%" align="center"><a href="reg_common.htm#Регистр CMD_DATA">CMD_DATA</a></td>
|
68 |
|
|
<td width="9%" align="center">16</td>
|
69 |
|
|
<td width="45%"> Регистр косвенных данных</td>
|
70 |
|
|
</tr>
|
71 |
|
|
</table>
|
72 |
|
|
<br>
|
73 |
|
|
Адреса и способ доступа к прямым регистрам
|
74 |
|
|
определяется базовым модулем.
|
75 |
|
|
<h3> Командные регистры</h3>
|
76 |
|
|
<table border="2" width="90%" bordercolorlight="#000000" cellspacing="0" bordercolordark="#000000" cellpadding="2" style="border-collapse: collapse">
|
77 |
|
|
<tr>
|
78 |
|
|
<td width="13%" align="center"><b>Номер</b></td>
|
79 |
|
|
<td width="18%" align="center"><b>Название</b></td>
|
80 |
|
|
<td width="69%"><b> Описание</b></td>
|
81 |
|
|
</tr>
|
82 |
|
|
<tr>
|
83 |
|
|
<td width="100%" align="center" colspan="3">
|
84 |
|
|
<p align="left"> Общие регистры</td>
|
85 |
|
|
</tr>
|
86 |
|
|
<tr>
|
87 |
|
|
<td width="13%" align="center">0</td>
|
88 |
|
|
<td width="18%" align="center"><a href="reg_common.htm#Регистр MODE0">MODE0</a></td>
|
89 |
|
|
<td width="69%"> Регистр управления</td>
|
90 |
|
|
</tr>
|
91 |
|
|
<tr>
|
92 |
|
|
<td width="13%" align="center">1</td>
|
93 |
|
|
<td width="18%" align="center"><a href="#Регистры STATUS, IRQ_MASK, IRQ_INV">IRQ_MASK</a></td>
|
94 |
|
|
<td width="69%"> Разрешение прерываний</td>
|
95 |
|
|
</tr>
|
96 |
|
|
<tr>
|
97 |
|
|
<td width="13%" align="center">2</td>
|
98 |
|
|
<td width="18%" align="center"><a href="#Регистры STATUS, IRQ_MASK, IRQ_INV">IRQ_INV</a></td>
|
99 |
|
|
<td width="69%"> Инверсия условия прерывания</td>
|
100 |
|
|
</tr>
|
101 |
|
|
<tr>
|
102 |
|
|
<td width="13%" align="center">3</td>
|
103 |
|
|
<td width="18%" align="center"><a href="reg_common.htm#Регистр FMODE">FMODE</a></td>
|
104 |
|
|
<td width="69%"> Выбор источника тактовой
|
105 |
|
|
частоты</td>
|
106 |
|
|
</tr>
|
107 |
|
|
<tr>
|
108 |
|
|
<td width="13%" align="center">4</td>
|
109 |
|
|
<td width="18%" align="center"><a href="reg_common.htm#Регистр FDIV">FDIV</a></td>
|
110 |
|
|
<td width="69%"> Делитель тактовой частоты</td>
|
111 |
|
|
</tr>
|
112 |
|
|
<tr>
|
113 |
|
|
<td width="13%" align="center">5</td>
|
114 |
|
|
<td width="18%" align="center"><a href="reg_common.htm#Регистр STMODE">STMODE</a></td>
|
115 |
|
|
<td width="69%"> Регистр синхронизации</td>
|
116 |
|
|
</tr>
|
117 |
|
|
<tr>
|
118 |
|
|
<td width="13%" align="center">6</td>
|
119 |
|
|
<td width="18%" align="center"><a href="reg_common.htm#Регистр CNT0">CNT0</a></td>
|
120 |
|
|
<td width="69%"> Не используется</td>
|
121 |
|
|
</tr>
|
122 |
|
|
<tr>
|
123 |
|
|
<td width="13%" align="center">7</td>
|
124 |
|
|
<td width="18%" align="center"><a href="reg_common.htm#Регистр CNT1">CNT1</a></td>
|
125 |
|
|
<td width="69%"> Не используется</td>
|
126 |
|
|
</tr>
|
127 |
|
|
<tr>
|
128 |
|
|
<td width="13%" align="center">8</td>
|
129 |
|
|
<td width="18%" align="center"><a href="reg_common.htm#Регистр CNT2">CNT2</a></td>
|
130 |
|
|
<td width="69%"> Не используется</td>
|
131 |
|
|
</tr>
|
132 |
|
|
<tr>
|
133 |
|
|
<td width="100%" align="left" colspan="3">
|
134 |
|
|
Индивидуальные регистры</td>
|
135 |
|
|
</tr>
|
136 |
|
|
<tr>
|
137 |
|
|
<td width="13%" align="center">9</td>
|
138 |
|
|
<td width="18%" align="center"><a href="#Регистр MODE1">MODE1</a></td>
|
139 |
|
|
<td width="69%"> Регистр управления</td>
|
140 |
|
|
</tr>
|
141 |
|
|
<tr>
|
142 |
|
|
<td width="13%" align="center">10</td>
|
143 |
|
|
<td width="18%" align="center"><sub>-</sub></td>
|
144 |
|
|
<td width="69%"> Не используются</td>
|
145 |
|
|
</tr>
|
146 |
|
|
<tr>
|
147 |
|
|
<td width="13%" align="center">11</td>
|
148 |
|
|
<td width="18%" align="center"><sub>-</sub></td>
|
149 |
|
|
<td width="69%"> Не используются</td>
|
150 |
|
|
</tr>
|
151 |
|
|
<tr>
|
152 |
|
|
<td width="13%" align="center">12</td>
|
153 |
|
|
<td width="18%" align="center"><span lang="en-us">TEST_MODE</span></td>
|
154 |
|
|
<td width="69%"><span lang="en-us"> </span>Управление режимом
|
155 |
|
|
тестирования</td>
|
156 |
|
|
</tr>
|
157 |
|
|
<tr>
|
158 |
|
|
<td width="13%" align="center">13</td>
|
159 |
|
|
<td width="18%" align="center"><a href="#Регистр SYNX">SYNX</a></td>
|
160 |
|
|
<td width="69%"> Регистр управления разъёмом
|
161 |
|
|
SYNX</td>
|
162 |
|
|
</tr>
|
163 |
|
|
<tr>
|
164 |
|
|
<td width="13%" align="center">14</td>
|
165 |
|
|
<td width="18%" align="center"><a href="#Регистр THDAC">THDAC</a></td>
|
166 |
|
|
<td width="69%"> Регистр управления ИПН</td>
|
167 |
|
|
</tr>
|
168 |
|
|
<tr>
|
169 |
|
|
<td width="13%" align="center">15</td>
|
170 |
|
|
<td width="18%" align="center"><a href="#Регистр MUX">MUX</a></td>
|
171 |
|
|
<td width="69%"> Регистр управления
|
172 |
|
|
мультиплексором компараторов</td>
|
173 |
|
|
</tr>
|
174 |
|
|
<tr>
|
175 |
|
|
<td width="13%" align="center">23..16</td>
|
176 |
|
|
<td width="18%" align="center"><a href="#Регистр IRQENCL">SELx</a></td>
|
177 |
|
|
<td width="69%"> Распределение запросов DMA и
|
178 |
|
|
прерываний. x - номер регистра 0..7</td>
|
179 |
|
|
</tr>
|
180 |
|
|
</table>
|
181 |
|
|
<br>
|
182 |
|
|
|
183 |
|
|
<h3>Константы</h3>
|
184 |
|
|
<table border="2" width="90%" bordercolorlight="#000000" cellspacing="0" bordercolordark="#000000" cellpadding="2" style="border-collapse: collapse">
|
185 |
|
|
<tr>
|
186 |
|
|
<td width="13%" align="center"><b>Номер</b></td>
|
187 |
|
|
<td width="20%" align="center"><b>Название</b></td>
|
188 |
|
|
<td width="29%" align="center"><b> Значение</b></td>
|
189 |
|
|
<td width="107%"><b> Описание</b></td>
|
190 |
|
|
</tr>
|
191 |
|
|
<tr>
|
192 |
|
|
<td width="13%" align="center">0x100</td>
|
193 |
|
|
<td width="20%" align="center"><a href="reg_common.htm#Регистр ID">ID</a></td>
|
194 |
|
|
<td width="29%" align="center"> 1</td>
|
195 |
|
|
<td width="107%"> Идентификатор тетрады </td>
|
196 |
|
|
</tr>
|
197 |
|
|
<tr>
|
198 |
|
|
<td width="13%" align="center">0x101</td>
|
199 |
|
|
<td width="20%" align="center"><a href="reg_common.htm#Регистр ID_MODE">ID_MOD</a></td>
|
200 |
|
|
<td width="29%" align="center"> 1</td>
|
201 |
|
|
<td width="107%"> Модификатор тетрады</td>
|
202 |
|
|
</tr>
|
203 |
|
|
<tr>
|
204 |
|
|
<td width="13%" align="center">0x102</td>
|
205 |
|
|
<td width="20%" align="center"><a href="reg_common.htm#Регистр VER">VER</a></td>
|
206 |
|
|
<td width="29%" align="center"> 0x0103</td>
|
207 |
|
|
<td width="107%"> Версия тетрады</td>
|
208 |
|
|
</tr>
|
209 |
|
|
<tr>
|
210 |
|
|
<td width="13%" align="center">0x103</td>
|
211 |
|
|
<td width="20%" align="center"><a href="reg_common.htm#Регистр TRES">TRES</a></td>
|
212 |
|
|
<td width="29%" align="center"> 0x10</td>
|
213 |
|
|
<td width="107%"> Ресурсы тетрады</td>
|
214 |
|
|
</tr>
|
215 |
|
|
<tr>
|
216 |
|
|
<td width="13%" align="center">0x104</td>
|
217 |
|
|
<td width="20%" align="center"><a href="reg_common.htm#Регистр FSIZE">FSIZE</a></td>
|
218 |
|
|
<td width="29%" align="center"> 0x100</td>
|
219 |
|
|
<td width="107%"> Размер FIFO</td>
|
220 |
|
|
</tr>
|
221 |
|
|
<tr>
|
222 |
|
|
<td width="13%" align="center">0x105</td>
|
223 |
|
|
<td width="20%" align="center"><a href="reg_common.htm#Регистр FTYPE">FTYPE</a></td>
|
224 |
|
|
<td width="29%" align="center"> 0x40</td>
|
225 |
|
|
<td width="107%"> Тип FIFO</td>
|
226 |
|
|
</tr>
|
227 |
|
|
<tr>
|
228 |
|
|
<td width="13%" align="center">0x106</td>
|
229 |
|
|
<td width="20%" align="center"><a href="reg_common.htm#Регистр PATH">PATH</a></td>
|
230 |
|
|
<td width="29%" align="center"> *</td>
|
231 |
|
|
<td width="107%"> Подключение тетрады</td>
|
232 |
|
|
</tr>
|
233 |
|
|
<tr>
|
234 |
|
|
<td width="13%" align="center">0x107</td>
|
235 |
|
|
<td width="20%" align="center"><a href="reg_common.htm#Регистр ID_NUM">ID_NUM</a></td>
|
236 |
|
|
<td width="29%" align="center"> *</td>
|
237 |
|
|
<td width="107%"> Номер экземпляра</td>
|
238 |
|
|
</tr>
|
239 |
|
|
<tr>
|
240 |
|
|
<td width="169%" align="center" colspan="4">
|
241 |
|
|
<p align="left"> Индивидуальные регистры</td>
|
242 |
|
|
</tr>
|
243 |
|
|
<tr>
|
244 |
|
|
<td width="13%" align="center">0x108</td>
|
245 |
|
|
<td width="20%" align="center">SIG</td>
|
246 |
|
|
<td width="29%" align="center">0x4953</td>
|
247 |
|
|
<td width="107%"> Сигнатура</td>
|
248 |
|
|
</tr>
|
249 |
|
|
<tr>
|
250 |
|
|
<td width="13%" align="center">0x109</td>
|
251 |
|
|
<td width="20%" align="center">ADM_VER</td>
|
252 |
|
|
<td width="29%" align="center"> 0x0200</td>
|
253 |
|
|
<td width="107%"> Версия интерфейса ADM</td>
|
254 |
|
|
</tr>
|
255 |
|
|
<tr>
|
256 |
|
|
<td width="13%" align="center">0x10A</td>
|
257 |
|
|
<td width="20%" align="center">FPGA_VER</td>
|
258 |
|
|
<td width="29%" align="center"> *</td>
|
259 |
|
|
<td width="107%"> Версия прошивки ПЛИС</td>
|
260 |
|
|
</tr>
|
261 |
|
|
<tr>
|
262 |
|
|
<td width="13%" align="center">0x10B</td>
|
263 |
|
|
<td width="20%" align="center"> FPGA_MODE</td>
|
264 |
|
|
<td width="29%" align="center">*</td>
|
265 |
|
|
<td width="107%"> Модификатор прошивки ПЛИС</td>
|
266 |
|
|
</tr>
|
267 |
|
|
<tr>
|
268 |
|
|
<td width="13%" align="center">0x10C</td>
|
269 |
|
|
<td width="20%" align="center"> TMASK</td>
|
270 |
|
|
<td width="29%" align="center">*</td>
|
271 |
|
|
<td width="107%"> Используемые тетрады</td>
|
272 |
|
|
</tr>
|
273 |
|
|
<tr>
|
274 |
|
|
<td width="13%" align="center">0x10D</td>
|
275 |
|
|
<td width="20%" align="center"> MRES</td>
|
276 |
|
|
<td width="29%" align="center">*</td>
|
277 |
|
|
<td width="107%"> Ресурсы ПЛИС</td>
|
278 |
|
|
</tr>
|
279 |
|
|
<tr>
|
280 |
|
|
<td width="13%" align="center">0x10E<br>
|
281 |
|
|
0x10F</td>
|
282 |
|
|
<td width="20%" align="center">-</td>
|
283 |
|
|
<td width="29%" align="center">-</td>
|
284 |
|
|
<td width="107%"> Резерв</td>
|
285 |
|
|
</tr>
|
286 |
|
|
<tr>
|
287 |
|
|
<td width="13%" align="center">0x110</td>
|
288 |
|
|
<td width="20%" align="center">BASE_ID</td>
|
289 |
|
|
<td width="29%" align="center">*</td>
|
290 |
|
|
<td width="107%"> Идентификатор базового
|
291 |
|
|
модуля</td>
|
292 |
|
|
</tr>
|
293 |
|
|
<tr>
|
294 |
|
|
<td width="13%" align="center">0x111</td>
|
295 |
|
|
<td width="20%" align="center">BASE_VER</td>
|
296 |
|
|
<td width="29%" align="center">*</td>
|
297 |
|
|
<td width="107%"> Версия базового модуля</td>
|
298 |
|
|
</tr>
|
299 |
|
|
<tr>
|
300 |
|
|
<td width="13%" align="center">0x112</td>
|
301 |
|
|
<td width="20%" align="center">SMOD_ID</td>
|
302 |
|
|
<td width="29%" align="center">*</td>
|
303 |
|
|
<td width="107%"> Идентификатор субмодуля</td>
|
304 |
|
|
</tr>
|
305 |
|
|
<tr>
|
306 |
|
|
<td width="13%" align="center">0x113</td>
|
307 |
|
|
<td width="20%" align="center">SMOD_VER</td>
|
308 |
|
|
<td width="29%" align="center">*</td>
|
309 |
|
|
<td width="107%"> Версия субмодуля</td>
|
310 |
|
|
</tr>
|
311 |
|
|
<tr>
|
312 |
|
|
<td width="13%" align="center">0x114</td>
|
313 |
|
|
<td width="20%" align="center">FPGA_BUILD</td>
|
314 |
|
|
<td width="29%" align="center">*</td>
|
315 |
|
|
<td width="107%"> Номер сборки прошивки ПЛИС</td>
|
316 |
|
|
</tr>
|
317 |
|
|
<tr>
|
318 |
|
|
<td width="13%" align="center">0x115
|
319 |
|
|
<br>0x11F</td>
|
320 |
|
|
<td width="20%" align="center">-</td>
|
321 |
|
|
<td width="29%" align="center"> </td>
|
322 |
|
|
<td width="107%"> Резерв</td>
|
323 |
|
|
</tr>
|
324 |
|
|
</table>
|
325 |
|
|
<br>
|
326 |
|
|
* - Значения определяются в конкретной прошивке ПЛИС.
|
327 |
|
|
<h3>Непосредственные регистры</h3>
|
328 |
|
|
|
329 |
|
|
<table border="2" width="90%" bordercolorlight="#000000" cellspacing="0" bordercolordark="#000000" height="47" cellpadding="2" style="border-collapse: collapse">
|
330 |
|
|
<tr>
|
331 |
|
|
<td width="13%" align="center" height="14"><b>Номер</b></td>
|
332 |
|
|
<td width="18%" align="center" height="14"><b>Название</b></td>
|
333 |
|
|
<td width="69%" height="14"><b> Описание</b></td>
|
334 |
|
|
</tr>
|
335 |
|
|
<tr>
|
336 |
|
|
<td width="13%" align="center" height="13">0x200</td>
|
337 |
|
|
<td width="18%" align="center" height="13"><a href="#Регистр IRQENST">IRQENST</a></td>
|
338 |
|
|
<td width="69%" height="13"> Регистр установки разрешения
|
339 |
|
|
прерывания</td>
|
340 |
|
|
</tr>
|
341 |
|
|
<tr>
|
342 |
|
|
<td width="13%" align="center" height="14">0x201</td>
|
343 |
|
|
<td width="18%" align="center" height="14"><a href="#Регистр IRQENCL">IRQENCL</a></td>
|
344 |
|
|
<td width="69%" height="14"> Регистр сброса разрешения
|
345 |
|
|
прерывания</td>
|
346 |
|
|
</tr>
|
347 |
|
|
<tr>
|
348 |
|
|
<td width="13%" align="center" height="14">0x202</td>
|
349 |
|
|
<td width="18%" align="center" height="14"><a href="#Регистр SYNX_IN">SYNX_IN</a></td>
|
350 |
|
|
<td width="69%" height="14"> Регистр состояния разъёма
|
351 |
|
|
SYNX</td>
|
352 |
|
|
</tr>
|
353 |
|
|
</table>
|
354 |
|
|
<br>
|
355 |
|
|
|
356 |
|
|
|
357 |
|
|
<h2>Описание</h2>
|
358 |
|
|
<p>Тетрада MAIN предназначена для управления
|
359 |
|
|
общими ресурсами ПЛИС ADM и начального
|
360 |
|
|
тестирования ПЛИС.</p>
|
361 |
|
|
|
362 |
|
|
|
363 |
|
|
<h3><a name="Начальное тестирование ПЛИС">Начальное тестирование ПЛИС</a>
|
364 |
|
|
</h3>
|
365 |
|
|
|
366 |
|
|
|
367 |
|
|
<p>После загрузки прошивки или после сброса <span lang="ru">ПЛИС</span> находится в тестовом режиме работы. В
|
368 |
|
|
этом режиме чтение по любому адресу
|
369 |
|
|
приводит к чтению регистра DATA. Тетрада
|
370 |
|
|
содержит сдвиговый регистр, при чтении
|
371 |
|
|
регистра DATA выводится текущее значение
|
372 |
|
|
сдвигового регистра, регистр сдвигается на
|
373 |
|
|
один разряд влево и в младший разряд
|
374 |
|
|
помещается инверсное значение старшего
|
375 |
|
|
разряда.<br>
|
376 |
|
|
Получаемые значения:<br>
|
377 |
|
|
0000....0001<br>
|
378 |
|
|
0000....0011<br>
|
379 |
|
|
0000....0111<br>
|
380 |
|
|
0000....1111<br>
|
381 |
|
|
............<br>
|
382 |
|
|
0111....1111<br>
|
383 |
|
|
1111....1111<br>
|
384 |
|
|
1111....1110<br>
|
385 |
|
|
1111....1100<br>
|
386 |
|
|
По чтению регистра можно проверить
|
387 |
|
|
подключение шины данных к процессору.<br>
|
388 |
|
|
При записи по любому адресу в ПЛИС
|
389 |
|
|
происходит запись младших разрядов шины
|
390 |
|
|
адреса в сдвиговый регистр. Число
|
391 |
|
|
записываемых разрядов адреса определяется
|
392 |
|
|
базовым модулем, в остальные разряды
|
393 |
|
|
сдвигового регистра записывается
|
394 |
|
|
содержимое шины данных. При последующем
|
395 |
|
|
чтении сдвигового возвращается значение
|
396 |
|
|
шины адреса. В цикле производится запись по
|
397 |
|
|
всем адресам и контроль каждого адреса, при
|
398 |
|
|
этом проверяем подключение шины адреса.<br>
|
399 |
|
|
Для переключения в рабочий режим требуется
|
400 |
|
|
записать 1 в разряде 0 слова данных по любому
|
401 |
|
|
адресу.<br>
|
402 |
|
|
Для переключения в тестовый режим
|
403 |
|
|
требуется записать 1 в разряде регистра DATA.
|
404 |
|
|
При переключении между режимами
|
405 |
|
|
сдвиговый регистр устанавливается в 0.<br>
|
406 |
|
|
После переключения в рабочий режим
|
407 |
|
|
проверяется формирование прерываний и
|
408 |
|
|
чтение из регистра DATA в режиме DMA. Проверка
|
409 |
|
|
производится для каждого канала DMA.
|
410 |
|
|
</p>
|
411 |
|
|
<p><span lang="ru">Если в рабочем режиме провести сброс </span>FIFO<span lang="ru">,
|
412 |
|
|
то это приведёт к обнулению сдвигового регистра, при этом ПЛИС останется в
|
413 |
|
|
рабочем режиме.</span></p>
|
414 |
|
|
|
415 |
|
|
|
416 |
|
|
<h3><a name="Распределение прерываний и каналов DMA">Распределение прерываний и каналов DMA</a></h3>
|
417 |
|
|
<p>Для распределения прерываний и
|
418 |
|
|
каналов DMA предназначены регистры SEL0..SEL7.<br>
|
419 |
|
|
Существует различие в назначении регистров
|
420 |
|
|
при распределении прерываний и запросов DMA.<br>
|
421 |
|
|
<b><br>
|
422 |
|
|
Прерывания:<br>
|
423 |
|
|
</b>Номер регистра определяет номер <b><u>тетрады</u></b>.
|
424 |
|
|
Значение регистра определяет номер <b><u>прерывания</u></b>.<br>
|
425 |
|
|
<br>
|
426 |
|
|
<b>DMA:<br>
|
427 |
|
|
</b>Номер регистра определяет номер <b><u>канала
|
428 |
|
|
DMA.</u></b> Значение регистра определяет номер <b><u>тетрады</u></b>.<br>
|
429 |
|
|
<br>
|
430 |
|
|
Используемые прерывания, каналы DMA, режимы
|
431 |
|
|
работы каналов DMA определяются базовым
|
432 |
|
|
модулем. Конкретное назначение разрядов
|
433 |
|
|
регистров SEL0..SEL7 приводится в описании
|
434 |
|
|
конкретной прошивки ПЛИС.
|
435 |
|
|
|
436 |
|
|
|
437 |
|
|
|
438 |
|
|
|
439 |
|
|
</p>
|
440 |
|
|
|
441 |
|
|
|
442 |
|
|
<h3>Управление ресурсами</h3>
|
443 |
|
|
<p>Регистр SYNX управляет разъёмом
|
444 |
|
|
межмодульной синхронизации SYNX. Через этот
|
445 |
|
|
регистр можно установить значение сигналов
|
446 |
|
|
RDY0, RDY1, START_EN. В тестовом режиме возможно также
|
447 |
|
|
управление сигналами SYNC0 и ENCODE;</p>
|
448 |
|
|
<p>Регистр MUX управляет мультиплексором
|
449 |
|
|
стартовых компараторов. Значение
|
450 |
|
|
мультиплексора определяет источник
|
451 |
|
|
входного сигнала на компараторах.</p>
|
452 |
|
|
<p>Регистр THDAC управляет источником
|
453 |
|
|
программируемых напряжений, который
|
454 |
|
|
используется для установки порогов
|
455 |
|
|
срабатывания компараторов и для
|
456 |
|
|
формирования опорных уровней сигналов для
|
457 |
|
|
субмодуля ADM. Запись в регистр возможно
|
458 |
|
|
только при значении разряда CMD_RDY=1 в
|
459 |
|
|
регистре STATUS.</p>
|
460 |
|
|
<h2>Описание регистров тетрады MAIN</h2>
|
461 |
|
|
Описание общих регистров управления
|
462 |
|
|
приводится в документе RG040006 reg_common.htm
|
463 |
|
|
<br>
|
464 |
|
|
<h3>
|
465 |
|
|
<a name="Регистры STATUS, IRQ_MASK, IRQ_INV">
|
466 |
|
|
Регистры STATUS, IRQ_MASK, IRQ_INV</a></h3>
|
467 |
|
|
|
468 |
|
|
|
469 |
|
|
<table border="2" width="90%" bordercolorlight="#000000" cellspacing="0" bordercolordark="#000000" cellpadding="2" style="border-collapse: collapse">
|
470 |
|
|
<tr>
|
471 |
|
|
<td width="5%" align="center"><b> Бит</b></td>
|
472 |
|
|
<td width="6%" align="center"><b> Название</b></td>
|
473 |
|
|
<td width="66%"><b> Описание</b></td>
|
474 |
|
|
</tr>
|
475 |
|
|
<tr>
|
476 |
|
|
<td width="5%" align="center">0</td>
|
477 |
|
|
<td width="6%" align="center">CMD_RDY</td>
|
478 |
|
|
<td width="66%"> 1 - готовность к выполнению
|
479 |
|
|
команды</td>
|
480 |
|
|
</tr>
|
481 |
|
|
<tr>
|
482 |
|
|
<td width="5%" align="center">1</td>
|
483 |
|
|
<td width="6%" align="center">RDY</td>
|
484 |
|
|
<td width="66%"> Всегда 1</td>
|
485 |
|
|
</tr>
|
486 |
|
|
<tr>
|
487 |
|
|
<td width="5%" align="center">2</td>
|
488 |
|
|
<td width="6%" align="center">EF</td>
|
489 |
|
|
<td width="66%"> Всегда 1</td>
|
490 |
|
|
</tr>
|
491 |
|
|
<tr>
|
492 |
|
|
<td width="5%" align="center">3</td>
|
493 |
|
|
<td width="6%" align="center">PAE</td>
|
494 |
|
|
<td width="66%"> Всегда 1</td>
|
495 |
|
|
</tr>
|
496 |
|
|
<tr>
|
497 |
|
|
<td width="5%" align="center">4</td>
|
498 |
|
|
<td width="6%" align="center">HF</td>
|
499 |
|
|
<td width="66%"> Всегда 0</td>
|
500 |
|
|
</tr>
|
501 |
|
|
<tr>
|
502 |
|
|
<td width="5%" align="center">5</td>
|
503 |
|
|
<td width="6%" align="center">PAF</td>
|
504 |
|
|
<td width="66%"> Всегда 1</td>
|
505 |
|
|
</tr>
|
506 |
|
|
<tr>
|
507 |
|
|
<td width="5%" align="center">6</td>
|
508 |
|
|
<td width="6%" align="center">FF</td>
|
509 |
|
|
<td width="66%"> Всегда 1</td>
|
510 |
|
|
</tr>
|
511 |
|
|
<tr>
|
512 |
|
|
<td width="5%" align="center">7</td>
|
513 |
|
|
<td width="6%" align="center">OVR</td>
|
514 |
|
|
<td width="66%"> Всегда 0</td>
|
515 |
|
|
</tr>
|
516 |
|
|
<tr>
|
517 |
|
|
<td width="5%" align="center">8</td>
|
518 |
|
|
<td width="6%" align="center">UND</td>
|
519 |
|
|
<td width="66%"> Всегда 0</td>
|
520 |
|
|
</tr>
|
521 |
|
|
<tr>
|
522 |
|
|
<td width="77%" align="center" colspan="3">
|
523 |
|
|
<p align="left"> Разъём SYNX</td>
|
524 |
|
|
</tr>
|
525 |
|
|
<tr>
|
526 |
|
|
<td width="5%" align="center">9</td>
|
527 |
|
|
<td width="6%" align="center">SN_RDY0</td>
|
528 |
|
|
<td width="66%"> Значение сигнала RDY0 </td>
|
529 |
|
|
</tr>
|
530 |
|
|
<tr>
|
531 |
|
|
<td width="5%" align="center">10</td>
|
532 |
|
|
<td width="6%" align="center">SN_RDY1</td>
|
533 |
|
|
<td width="66%"> Значение сигнала RDY1</td>
|
534 |
|
|
</tr>
|
535 |
|
|
<tr>
|
536 |
|
|
<td width="5%" align="center">11</td>
|
537 |
|
|
<td width="6%" align="center">START</td>
|
538 |
|
|
<td width="66%"> Значение сигнала START</td>
|
539 |
|
|
</tr>
|
540 |
|
|
<tr>
|
541 |
|
|
<td width="5%" align="center">12</td>
|
542 |
|
|
<td width="6%" align="center">START_EN</td>
|
543 |
|
|
<td width="66%"> Значение сигнала START_EN</td>
|
544 |
|
|
</tr>
|
545 |
|
|
<tr>
|
546 |
|
|
<td width="5%" align="center">13</td>
|
547 |
|
|
<td width="6%" align="center">SYNC0</td>
|
548 |
|
|
<td width="66%"> Значение сигнала SYNC0</td>
|
549 |
|
|
</tr>
|
550 |
|
|
<tr>
|
551 |
|
|
<td width="77%" align="center" colspan="3">
|
552 |
|
|
<p align="left"> Компараторы</td>
|
553 |
|
|
</tr>
|
554 |
|
|
<tr>
|
555 |
|
|
<td width="5%" align="center">14</td>
|
556 |
|
|
<td width="6%" align="center">CMP0</td>
|
557 |
|
|
<td width="66%"> Значение выхода компаратора 0</td>
|
558 |
|
|
</tr>
|
559 |
|
|
<tr>
|
560 |
|
|
<td width="5%" align="center">15</td>
|
561 |
|
|
<td width="6%" align="center">CMP1</td>
|
562 |
|
|
<td width="66%"> Значение выхода компаратора 1</td>
|
563 |
|
|
</tr>
|
564 |
|
|
</table>
|
565 |
|
|
<p>Разряды флагов FIFO всегда установлены в
|
566 |
|
|
значение, которое соответствует FIFO
|
567 |
|
|
заполненному наполовину.<br>
|
568 |
|
|
Регистр STATUS показывает текущее значение
|
569 |
|
|
флагов.<br>
|
570 |
|
|
Регистр IRQ_MASK показывает разряды
|
571 |
|
|
регистра STATUS, по которым будет
|
572 |
|
|
формироваться прерывание. Значение 1 в
|
573 |
|
|
разряде регистра IRQ_MASK разрешает
|
574 |
|
|
формирование прерывания от
|
575 |
|
|
соответствующего разряда регистра STATUS.<br>
|
576 |
|
|
Регистр IRQ_INV определяет инверсию условия
|
577 |
|
|
прерывания. Значение 0 в разряде регистра
|
578 |
|
|
IRQ_INV определяет формирование прерывания по
|
579 |
|
|
значению 1 в разряде регистре STATUS.<br>
|
580 |
|
|
Значение 1 в разряде регистра IRQ_INV
|
581 |
|
|
определяет формирование прерывания по
|
582 |
|
|
значению 0 в разряде регистра STATUS.</p>
|
583 |
|
|
<h3><a name="Регистр DATA">Регистр DATA</a></h3>
|
584 |
|
|
<p>Разряды доступные для чтения</p>
|
585 |
|
|
<table border="2" width="90%" cellspacing="0" bordercolorlight="#000000" bordercolordark="#000000" height="31" cellpadding="2" style="border-collapse: collapse">
|
586 |
|
|
<tr>
|
587 |
|
|
<td width="9%" height="13" align="center"><b>Бит</b></td>
|
588 |
|
|
<td width="19%" height="13" align="center"><b>Название</b></td>
|
589 |
|
|
<td width="72%" height="13"><b> Описание</b></td>
|
590 |
|
|
</tr>
|
591 |
|
|
<tr>
|
592 |
|
|
<td width="9%" height="14" align="center">63..0</td>
|
593 |
|
|
<td width="19%" height="14" align="center">SREG</td>
|
594 |
|
|
<td width="72%" height="14"> Данные из сдвигового
|
595 |
|
|
регистра</td>
|
596 |
|
|
</tr>
|
597 |
|
|
</table>
|
598 |
|
|
|
599 |
|
|
<p>Разряды доступные для записи</p>
|
600 |
|
|
|
601 |
|
|
|
602 |
|
|
<table border="2" width="90%" cellspacing="0" bordercolorlight="#000000" bordercolordark="#000000" height="31" cellpadding="2" style="border-collapse: collapse">
|
603 |
|
|
<tr>
|
604 |
|
|
<td width="9%" height="13" align="center"><b>Бит</b></td>
|
605 |
|
|
<td width="20%" height="13" align="center"><b>Название</b></td>
|
606 |
|
|
<td width="71%" height="13"><b> Описание</b></td>
|
607 |
|
|
</tr>
|
608 |
|
|
<tr>
|
609 |
|
|
<td width="9%" height="14" align="center">0</td>
|
610 |
|
|
<td width="20%" height="14" align="center">TMODE_CLR</td>
|
611 |
|
|
<td width="71%" height="14"> 1 - установка рабочего
|
612 |
|
|
режима</td>
|
613 |
|
|
</tr>
|
614 |
|
|
<tr>
|
615 |
|
|
<td width="9%" height="14" align="center">1</td>
|
616 |
|
|
<td width="20%" height="14" align="center">TMODE_SET</td>
|
617 |
|
|
<td width="71%" height="14"> 1 - установка тестового
|
618 |
|
|
режима</td>
|
619 |
|
|
</tr>
|
620 |
|
|
<tr>
|
621 |
|
|
<td width="9%" height="14" align="center">(a-1)..0</td>
|
622 |
|
|
<td width="20%" height="14" align="center">-</td>
|
623 |
|
|
<td width="71%" height="14"> Не используются</td>
|
624 |
|
|
</tr>
|
625 |
|
|
<tr>
|
626 |
|
|
<td width="9%" height="14" align="center">63..a</td>
|
627 |
|
|
<td width="20%" height="14" align="center">SREG</td>
|
628 |
|
|
<td width="71%" height="14"> Данные для записи в
|
629 |
|
|
сдвиговый регистр</td>
|
630 |
|
|
</tr>
|
631 |
|
|
</table>
|
632 |
|
|
<p> a - число используемых линий адреса в
|
633 |
|
|
конкретной прошивке ПЛИС.<br>
|
634 |
|
|
При записи в сдвиговый регистр в разряды
|
635 |
|
|
(a-1)..0 будет записан адрес, по которому
|
636 |
|
|
производится обращение. При установленном
|
637 |
|
|
тестовом режиме, запись по любому адресу
|
638 |
|
|
приводит к записи в регистр DATA.</p>
|
639 |
|
|
|
640 |
|
|
|
641 |
|
|
<h3><a name="Регистр MODE1">Регистр MODE1</a></h3>
|
642 |
|
|
|
643 |
|
|
|
644 |
|
|
<p>Регистр MODE1 предназначен для управления
|
645 |
|
|
некоторыми общими ресурсами ПЛИС. Значение
|
646 |
|
|
разрядов этого регистра определяется
|
647 |
|
|
конкретной прошивкой ПЛИС.</p>
|
648 |
|
|
|
649 |
|
|
|
650 |
|
|
<h3><a name="Регистр SYNX0">Регистр <span lang="en-us">TEST_MODE</span></a></h3>
|
651 |
|
|
Регистр управления разъёмом SYNX<br>
|
652 |
|
|
<table border="2" width="90%" cellspacing="0" bordercolorlight="#000000" bordercolordark="#000000" height="31" cellpadding="2" style="border-collapse: collapse" id="table3">
|
653 |
|
|
<tr>
|
654 |
|
|
<td width="9%" height="13" align="center"><b>Бит</b></td>
|
655 |
|
|
<td width="20%" height="13" align="center"><b>Название</b></td>
|
656 |
|
|
<td width="71%" height="13"><b> Описание</b></td>
|
657 |
|
|
</tr>
|
658 |
|
|
<tr>
|
659 |
|
|
<td width="9%" height="14" align="center">0</td>
|
660 |
|
|
<td width="20%" height="14" align="center"><span lang="en-us">PSD</span></td>
|
661 |
|
|
<td width="71%" height="14"> 1 - генерация псевдослучайной
|
662 |
|
|
последовательности</td>
|
663 |
|
|
</tr>
|
664 |
|
|
<tr>
|
665 |
|
|
<td width="9%" height="14" align="center">15<span lang="en-us">..</span>1</td>
|
666 |
|
|
<td width="20%" height="14" align="center"><span lang="en-us">-</span></td>
|
667 |
|
|
<td width="71%" height="14"><span lang="en-us"> </span>Не используются</td>
|
668 |
|
|
</tr>
|
669 |
|
|
</table>
|
670 |
|
|
<p>Бит <span lang="en-us">PSD </span>включает режим формирования псевдослучайной
|
671 |
|
|
последовательности. При каждом чтении в младший бит регистра вводится значение
|
672 |
|
|
<span lang="en-us">X[63] xor x[62] xor x[60] xor x[59]. </span>После
|
673 |
|
|
включения режима необходимо выполнить сброс <span lang="en-us">FIFO </span>
|
674 |
|
|
тетрады. Начальное значение регистра после сброса <span lang="en-us">
|
675 |
|
|
0x0002;</span></p>
|
676 |
|
|
|
677 |
|
|
|
678 |
|
|
<h3><a name="Регистр SYNX">Регистр SYNX</a></h3>
|
679 |
|
|
Регистр управления разъёмом SYNX<br>
|
680 |
|
|
<table border="2" width="90%" cellspacing="0" bordercolorlight="#000000" bordercolordark="#000000" height="31" cellpadding="2" style="border-collapse: collapse">
|
681 |
|
|
<tr>
|
682 |
|
|
<td width="9%" height="13" align="center"><b>Бит</b></td>
|
683 |
|
|
<td width="20%" height="13" align="center"><b>Название</b></td>
|
684 |
|
|
<td width="71%" height="13"><b> Описание</b></td>
|
685 |
|
|
</tr>
|
686 |
|
|
<tr>
|
687 |
|
|
<td width="9%" height="14" align="center">0</td>
|
688 |
|
|
<td width="20%" height="14" align="center">RDY0</td>
|
689 |
|
|
<td width="71%" height="14"> 1 - готовность 0</td>
|
690 |
|
|
</tr>
|
691 |
|
|
<tr>
|
692 |
|
|
<td width="9%" height="14" align="center">1</td>
|
693 |
|
|
<td width="20%" height="14" align="center">RDY1</td>
|
694 |
|
|
<td width="71%" height="14"> 1 - готовность 1</td>
|
695 |
|
|
</tr>
|
696 |
|
|
<tr>
|
697 |
|
|
<td width="9%" height="14" align="center">3..2</td>
|
698 |
|
|
<td width="20%" height="14" align="center">-</td>
|
699 |
|
|
<td width="71%" height="14"> Не используются</td>
|
700 |
|
|
</tr>
|
701 |
|
|
<tr>
|
702 |
|
|
<td width="9%" height="14" align="center">4</td>
|
703 |
|
|
<td width="20%" height="14" align="center">RDY0_OE</td>
|
704 |
|
|
<td width="71%" height="14"> 0 - разрешение выхода RDY0</td>
|
705 |
|
|
</tr>
|
706 |
|
|
<tr>
|
707 |
|
|
<td width="9%" height="14" align="center">5</td>
|
708 |
|
|
<td width="20%" height="14" align="center">RDY1_OE</td>
|
709 |
|
|
<td width="71%" height="14"> 0 - разрешение выхода RDY1</td>
|
710 |
|
|
</tr>
|
711 |
|
|
<tr>
|
712 |
|
|
<td width="9%" height="14" align="center">11..6</td>
|
713 |
|
|
<td width="20%" height="14" align="center">- </td>
|
714 |
|
|
<td width="71%" height="14"> Не используются</td>
|
715 |
|
|
</tr>
|
716 |
|
|
<tr>
|
717 |
|
|
<td width="9%" height="14" align="center">12</td>
|
718 |
|
|
<td width="20%" height="14" align="center">START_EN</td>
|
719 |
|
|
<td width="71%" height="14"> 0 - разрешение сбора
|
720 |
|
|
данных</td>
|
721 |
|
|
</tr>
|
722 |
|
|
<tr>
|
723 |
|
|
<td width="9%" height="14" align="center">13</td>
|
724 |
|
|
<td width="20%" height="14" align="center">SYNC0</td>
|
725 |
|
|
<td width="71%" height="14"> Значение выхода SYNC0</td>
|
726 |
|
|
</tr>
|
727 |
|
|
<tr>
|
728 |
|
|
<td width="9%" height="14" align="center">14</td>
|
729 |
|
|
<td width="20%" height="14" align="center">ENCODE</td>
|
730 |
|
|
<td width="71%" height="14"> Значение выхода
|
731 |
|
|
ENCODE (только при установке SYNX_TEST_MODE=1)</td>
|
732 |
|
|
</tr>
|
733 |
|
|
<tr>
|
734 |
|
|
<td width="9%" height="14" align="center">15</td>
|
735 |
|
|
<td width="20%" height="14" align="center">SYNX_TEST_MODE</td>
|
736 |
|
|
<td width="71%" height="14"> 1 - тестовый режим работы
|
737 |
|
|
разъёма SYNX</td>
|
738 |
|
|
</tr>
|
739 |
|
|
</table>
|
740 |
|
|
<p><br>
|
741 |
|
|
Сигналы RDY0, RDY1 объединяются с
|
742 |
|
|
соответствующими сигналами на других
|
743 |
|
|
модулях по схеме "открытый коллектор".
|
744 |
|
|
Значение 0 выставленное хотя бы на одном
|
745 |
|
|
модуле, устанавливает значение 0. После
|
746 |
|
|
загрузки ПЛИС или после сброса значение
|
747 |
|
|
регистра 0. При этом сигналы RDY0 и RDY1 на
|
748 |
|
|
разъёме SYNX установлены в значение 0. Это
|
749 |
|
|
означает что модуль находится в состоянии
|
750 |
|
|
"НЕ ГОТОВ".<br>
|
751 |
|
|
Сигналы START_EN, SYNC0 формируется только если
|
752 |
|
|
модуль находится в режиме "MASTER".
|
753 |
|
|
Установка режима производится в разряде
|
754 |
|
|
MASTER регистра MODE0.</p>
|
755 |
|
|
<p>Установка SYNX_TEST_MODE=1 переводит
|
756 |
|
|
схему управления разъёмом SYNX в тестовый режим. В этом
|
757 |
|
|
режиме сигналоми ENCODE и SYNC0
|
758 |
|
|
управляют соответствующие биты в регистре SYNX. При
|
759 |
|
|
установке SYNX_TEST_MODE=0 сигнал ENCODE
|
760 |
|
|
формирует узел тактирования и синхронизации тетрады, а сигнал
|
761 |
|
|
SYNC0 управляется либо через регистр SYNX,
|
762 |
|
|
либо внешней схемой. Это зависит от конкретной прошивки ПЛИС.</p>
|
763 |
|
|
<h3><a name="Регистр THDAC">Регистр THDAC</a></h3>
|
764 |
|
|
Регистр управления источником
|
765 |
|
|
программируемых напряжений.<br>
|
766 |
|
|
<table border="2" width="90%" cellspacing="0" bordercolorlight="#000000" bordercolordark="#000000" height="31" cellpadding="2" style="border-collapse: collapse">
|
767 |
|
|
<tr>
|
768 |
|
|
<td width="9%" height="13" align="center"><b>Бит</b></td>
|
769 |
|
|
<td width="20%" height="13" align="center"><b>Название</b></td>
|
770 |
|
|
<td width="71%" height="13"><b> Описание</b></td>
|
771 |
|
|
</tr>
|
772 |
|
|
<tr>
|
773 |
|
|
<td width="9%" height="14" align="center">7..0</td>
|
774 |
|
|
<td width="20%" height="14" align="center">DATA</td>
|
775 |
|
|
<td width="71%" height="14"> Данные для ИПН</td>
|
776 |
|
|
</tr>
|
777 |
|
|
<tr>
|
778 |
|
|
<td width="9%" height="14" align="center">11..8</td>
|
779 |
|
|
<td width="20%" height="14" align="center">DACADR</td>
|
780 |
|
|
<td width="71%" height="14"> Номер ИПН (1..8)</td>
|
781 |
|
|
</tr>
|
782 |
|
|
<tr>
|
783 |
|
|
<td width="9%" height="14" align="center">15..8</td>
|
784 |
|
|
<td width="20%" height="14" align="center">-</td>
|
785 |
|
|
<td width="71%" height="14"> Не используются</td>
|
786 |
|
|
</tr>
|
787 |
|
|
</table>
|
788 |
|
|
<p>Запись в регистр возможна только если
|
789 |
|
|
установлен бит готовности: STATUS[CMD_RDY]=1.<br>
|
790 |
|
|
Уровень напряжения, который будет
|
791 |
|
|
установлен на выходе ИПН, определяется по
|
792 |
|
|
формуле:</p>
|
793 |
|
|
<blockquote>
|
794 |
|
|
<p>U=2.5X(DATA/128-1) [В]</p>
|
795 |
|
|
</blockquote>
|
796 |
|
|
<h3><a name="Регистр MUX">Регистр MUX</a></h3>
|
797 |
|
|
Регистр управления мультиплексором компараторов.<br>
|
798 |
|
|
<table border="2" width="90%" cellspacing="0" bordercolorlight="#000000" bordercolordark="#000000" height="30" cellpadding="2" style="border-collapse: collapse">
|
799 |
|
|
<tr>
|
800 |
|
|
<td width="9%" height="13" align="center"><b>Бит</b></td>
|
801 |
|
|
<td width="20%" height="13" align="center"><b>Название</b></td>
|
802 |
|
|
<td width="71%" height="13"><b> Описание</b></td>
|
803 |
|
|
</tr>
|
804 |
|
|
<tr>
|
805 |
|
|
<td width="9%" height="13" align="center">1..0</td>
|
806 |
|
|
<td width="20%" height="13" align="center">COMPAR</td>
|
807 |
|
|
<td width="71%" height="13"> Режим мультиплексора:<br>
|
808 |
|
|
00 - (EXTST_EXTCLK)<br>
|
809 |
|
|
01 - (CH0_EXTCLK)<br>
|
810 |
|
|
10 - (CH1_EXTCLK)<br>
|
811 |
|
|
11 - (CH0_CH0)</td>
|
812 |
|
|
</tr>
|
813 |
|
|
<tr>
|
814 |
|
|
<td width="9%" height="14" align="center">15..2</td>
|
815 |
|
|
<td width="20%" height="14" align="center">-</td>
|
816 |
|
|
<td width="71%" height="14"> Не используются</td>
|
817 |
|
|
</tr>
|
818 |
|
|
</table>
|
819 |
|
|
|
820 |
|
|
<p>Регистр определяет источники сигналов,
|
821 |
|
|
которые будут поданы на компараторы.<br>
|
822 |
|
|
Обозначения сигналов:</p>
|
823 |
|
|
<blockquote>
|
824 |
|
|
<p>EXTST - Сигнал внешнего старта. Подаётся
|
825 |
|
|
через субмодуль ADM.<br>
|
826 |
|
|
EXTCLK - Сигнал внешней тактовой частоты.
|
827 |
|
|
Подаётся через разъём SDX.<br>
|
828 |
|
|
CH0 - Сигнал канала 0 АЦП. Подаётся через
|
829 |
|
|
субмодуль ADM.<br>
|
830 |
|
|
CH1 - Сигнал канала 1 АЦП. Подаётся через
|
831 |
|
|
субмодуль ADM.</p>
|
832 |
|
|
</blockquote>
|
833 |
|
|
<p>Формирование сигналов EXTST, CH0, CH1
|
834 |
|
|
определяет субмодуль ADM.</p>
|
835 |
|
|
<h3><a name="Регистры SELx">Регистры SELx</a></h3>
|
836 |
|
|
<p>Регистры выбора прерывания и канала DMA.
|
837 |
|
|
x - номер регистра 0..7</p>
|
838 |
|
|
<table border="2" width="90%" cellspacing="0" bordercolorlight="#000000" bordercolordark="#000000" height="30" cellpadding="2" style="border-collapse: collapse">
|
839 |
|
|
<tr>
|
840 |
|
|
<td width="9%" height="13" align="center"><b>Бит</b></td>
|
841 |
|
|
<td width="20%" height="13" align="center"><b>Название</b></td>
|
842 |
|
|
<td width="71%" height="13"><b> Описание</b></td>
|
843 |
|
|
</tr>
|
844 |
|
|
<tr>
|
845 |
|
|
<td width="9%" height="13" align="center">3..0</td>
|
846 |
|
|
<td width="20%" height="13" align="center">IRQ_NUM</td>
|
847 |
|
|
<td width="71%" height="13"> Номер прерывания для
|
848 |
|
|
тетрады x</td>
|
849 |
|
|
</tr>
|
850 |
|
|
<tr>
|
851 |
|
|
<td width="9%" height="14" align="center">7..4</td>
|
852 |
|
|
<td width="20%" height="14" align="center">-</td>
|
853 |
|
|
<td width="71%" height="14"> Не используются</td>
|
854 |
|
|
</tr>
|
855 |
|
|
<tr>
|
856 |
|
|
<td width="9%" height="14" align="center">11..8</td>
|
857 |
|
|
<td width="20%" height="14" align="center">DRQ_TRD</td>
|
858 |
|
|
<td width="71%" height="14"> Номер тетрады для
|
859 |
|
|
канала DMA x</td>
|
860 |
|
|
</tr>
|
861 |
|
|
<tr>
|
862 |
|
|
<td width="9%" height="14" align="center">12</td>
|
863 |
|
|
<td width="20%" height="14" align="center">DRQ_EN</td>
|
864 |
|
|
<td width="71%" height="14"> 1 - разрешение
|
865 |
|
|
формирования запроса DMA</td>
|
866 |
|
|
</tr>
|
867 |
|
|
<tr>
|
868 |
|
|
<td width="9%" height="14" align="center">15..13</td>
|
869 |
|
|
<td width="20%" height="14" align="center">DRQ_MODE</td>
|
870 |
|
|
<td width="71%" height="14"> Режим работы канала DMA</td>
|
871 |
|
|
</tr>
|
872 |
|
|
</table>
|
873 |
|
|
|
874 |
|
|
<p>
|
875 |
|
|
Используемые прерывания, каналы DMA, режимы
|
876 |
|
|
работы каналов DMA определяются базовым
|
877 |
|
|
модулем. Конкретное назначение разрядов
|
878 |
|
|
регистров SEL0..SEL7 приводится в описании
|
879 |
|
|
конкретной прошивки ПЛИС.</p>
|
880 |
|
|
<h3><a name="Регистр IRQENST">Регистр IRQENST</a></h3>
|
881 |
|
|
<p>Регистр установки разрешения прерывания.</p>
|
882 |
|
|
<table border="2" width="90%" cellspacing="0" bordercolorlight="#000000" bordercolordark="#000000" height="30" cellpadding="2" style="border-collapse: collapse">
|
883 |
|
|
<tr>
|
884 |
|
|
<td width="9%" height="13" align="center"><b>Бит</b></td>
|
885 |
|
|
<td width="20%" height="13" align="center"><b>Название</b></td>
|
886 |
|
|
<td width="71%" height="13"><b> Описание</b></td>
|
887 |
|
|
</tr>
|
888 |
|
|
<tr>
|
889 |
|
|
<td width="9%" height="13" align="center">0</td>
|
890 |
|
|
<td width="20%" height="13" align="center">-</td>
|
891 |
|
|
<td width="71%" height="13"> Резерв</td>
|
892 |
|
|
</tr>
|
893 |
|
|
<tr>
|
894 |
|
|
<td width="9%" height="14" align="center">1</td>
|
895 |
|
|
<td width="20%" height="14" align="center">IRQ1</td>
|
896 |
|
|
<td width="71%" height="14"> 1 - разрешение IRQ1</td>
|
897 |
|
|
</tr>
|
898 |
|
|
<tr>
|
899 |
|
|
<td width="9%" height="14" align="center">2</td>
|
900 |
|
|
<td width="20%" height="14" align="center">IRQ2</td>
|
901 |
|
|
<td width="71%" height="14"> 1 - разрешение IRQ2</td>
|
902 |
|
|
</tr>
|
903 |
|
|
<tr>
|
904 |
|
|
<td width="9%" height="14" align="center">3</td>
|
905 |
|
|
<td width="20%" height="14" align="center">IRQ3</td>
|
906 |
|
|
<td width="71%" height="14"> 1 - разрешение IRQ3</td>
|
907 |
|
|
</tr>
|
908 |
|
|
<tr>
|
909 |
|
|
<td width="9%" height="14" align="center">15..4</td>
|
910 |
|
|
<td width="20%" height="14" align="center">-</td>
|
911 |
|
|
<td width="71%" height="14"> Не используется</td>
|
912 |
|
|
</tr>
|
913 |
|
|
</table>
|
914 |
|
|
|
915 |
|
|
<p>
|
916 |
|
|
Запись 1 в регистр приводит к разрешению формирования
|
917 |
|
|
соответствующего прерывания. Запись 0 не приводит к изменению состояния
|
918 |
|
|
разрешения прерывания. Чтение из регистра возвращает состояние разрешения
|
919 |
|
|
соответствующих линий прерывания.</p>
|
920 |
|
|
<h3><a name="Регистр IRQENCL">Регистр IRQENCL</a></h3>
|
921 |
|
|
<p>Регистр сброса разрешения прерывания.</p>
|
922 |
|
|
<table border="2" width="90%" cellspacing="0" bordercolorlight="#000000" bordercolordark="#000000" height="30" cellpadding="2" style="border-collapse: collapse">
|
923 |
|
|
<tr>
|
924 |
|
|
<td width="9%" height="13" align="center"><b>Бит</b></td>
|
925 |
|
|
<td width="20%" height="13" align="center"><b>Название</b></td>
|
926 |
|
|
<td width="71%" height="13"><b> Описание</b></td>
|
927 |
|
|
</tr>
|
928 |
|
|
<tr>
|
929 |
|
|
<td width="9%" height="13" align="center">0</td>
|
930 |
|
|
<td width="20%" height="13" align="center">-</td>
|
931 |
|
|
<td width="71%" height="13"> Резерв</td>
|
932 |
|
|
</tr>
|
933 |
|
|
<tr>
|
934 |
|
|
<td width="9%" height="14" align="center">1</td>
|
935 |
|
|
<td width="20%" height="14" align="center">IRQ1</td>
|
936 |
|
|
<td width="71%" height="14"> 1 - разрешение IRQ1</td>
|
937 |
|
|
</tr>
|
938 |
|
|
<tr>
|
939 |
|
|
<td width="9%" height="14" align="center">2</td>
|
940 |
|
|
<td width="20%" height="14" align="center">IRQ2</td>
|
941 |
|
|
<td width="71%" height="14"> 1 - разрешение IRQ2</td>
|
942 |
|
|
</tr>
|
943 |
|
|
<tr>
|
944 |
|
|
<td width="9%" height="14" align="center">3</td>
|
945 |
|
|
<td width="20%" height="14" align="center">IRQ3</td>
|
946 |
|
|
<td width="71%" height="14"> 1 - разрешение IRQ3</td>
|
947 |
|
|
</tr>
|
948 |
|
|
<tr>
|
949 |
|
|
<td width="9%" height="14" align="center">15..4</td>
|
950 |
|
|
<td width="20%" height="14" align="center">-</td>
|
951 |
|
|
<td width="71%" height="14"> Не используется</td>
|
952 |
|
|
</tr>
|
953 |
|
|
</table>
|
954 |
|
|
|
955 |
|
|
<p>
|
956 |
|
|
Запись 1 в регистр приводит к сбросу разрешения
|
957 |
|
|
соответствующего прерывания. Запись 0 не приводит к изменению состояния
|
958 |
|
|
разрешения прерывания. </p>
|
959 |
|
|
|
960 |
|
|
<p>
|
961 |
|
|
</p>
|
962 |
|
|
<h3>
|
963 |
|
|
<a name="Регистр SYNX_IN">Регистр SYNX_IN</a></h3>
|
964 |
|
|
|
965 |
|
|
|
966 |
|
|
<table border="2" width="90%" bordercolorlight="#000000" cellspacing="0" bordercolordark="#000000" cellpadding="2" style="border-collapse: collapse" id="table1">
|
967 |
|
|
<tr>
|
968 |
|
|
<td width="5%" align="center"><b> Бит</b></td>
|
969 |
|
|
<td width="6%" align="center"><b> Название</b></td>
|
970 |
|
|
<td width="66%"><b> Описание</b></td>
|
971 |
|
|
</tr>
|
972 |
|
|
<tr>
|
973 |
|
|
<td width="5%" align="center">8..0</td>
|
974 |
|
|
<td width="6%" align="center">-</td>
|
975 |
|
|
<td width="66%">Всегда 0</td>
|
976 |
|
|
</tr>
|
977 |
|
|
<tr>
|
978 |
|
|
<td width="5%" align="center">9</td>
|
979 |
|
|
<td width="6%" align="center">SN_RDY0</td>
|
980 |
|
|
<td width="66%"> Значение сигнала RDY0 </td>
|
981 |
|
|
</tr>
|
982 |
|
|
<tr>
|
983 |
|
|
<td width="5%" align="center">10</td>
|
984 |
|
|
<td width="6%" align="center">SN_RDY1</td>
|
985 |
|
|
<td width="66%"> Значение сигнала RDY1</td>
|
986 |
|
|
</tr>
|
987 |
|
|
<tr>
|
988 |
|
|
<td width="5%" align="center">11</td>
|
989 |
|
|
<td width="6%" align="center">START</td>
|
990 |
|
|
<td width="66%"> Значение сигнала START</td>
|
991 |
|
|
</tr>
|
992 |
|
|
<tr>
|
993 |
|
|
<td width="5%" align="center">12</td>
|
994 |
|
|
<td width="6%" align="center">START_EN</td>
|
995 |
|
|
<td width="66%"> Значение сигнала START_EN</td>
|
996 |
|
|
</tr>
|
997 |
|
|
<tr>
|
998 |
|
|
<td width="5%" align="center">13</td>
|
999 |
|
|
<td width="6%" align="center">SYNC0</td>
|
1000 |
|
|
<td width="66%"> Значение сигнала SYNC0</td>
|
1001 |
|
|
</tr>
|
1002 |
|
|
<tr>
|
1003 |
|
|
<td width="5%" align="center">14</td>
|
1004 |
|
|
<td width="6%" align="center">ENCODE</td>
|
1005 |
|
|
<td width="66%"> Значение сигнала ENCODE</td>
|
1006 |
|
|
</tr>
|
1007 |
|
|
<tr>
|
1008 |
|
|
<td width="5%" align="center">15</td>
|
1009 |
|
|
<td width="6%" align="center">SYNX_TEST_MODE</td>
|
1010 |
|
|
<td width="66%"> Значение бита SYNX_TEST_MODE
|
1011 |
|
|
в регистре SYNX</td>
|
1012 |
|
|
</tr>
|
1013 |
|
|
</table>
|
1014 |
|
|
<p>
|
1015 |
|
|
Регистр SYNX_IN показывает текущее
|
1016 |
|
|
состояние разъёма SYNX. В отличие от регистра
|
1017 |
|
|
STATUS в регистр SYNX добавлен сигнал
|
1018 |
|
|
ENCODE.</p>
|
1019 |
|
|
<h3>Соответствие полям регистра SYNX возможных обозначений выводов разъема SYNX</h3>
|
1020 |
|
|
|
1021 |
|
|
|
1022 |
|
|
<table border="2" width="49%" bordercolorlight="#000000" cellspacing="0" bordercolordark="#000000" cellpadding="2" style="border-collapse: collapse" id="table2">
|
1023 |
|
|
<tr>
|
1024 |
|
|
<td width="12%" align="center"><b> Регистр SYNX</b></td>
|
1025 |
|
|
<td width="14%" align="center"><b>Возможные обозначения
|
1026 |
|
|
разъема SYNX</b></td>
|
1027 |
|
|
</tr>
|
1028 |
|
|
<tr>
|
1029 |
|
|
<td width="12%" align="center">RDY0</td>
|
1030 |
|
|
<td width="14%" align="center">RDY1 / SYNX0</td>
|
1031 |
|
|
</tr>
|
1032 |
|
|
<tr>
|
1033 |
|
|
<td width="12%" align="center">RDY1</td>
|
1034 |
|
|
<td width="14%" align="center">RDY2 / SYNX1</td>
|
1035 |
|
|
</tr>
|
1036 |
|
|
<tr>
|
1037 |
|
|
<td width="12%" align="center">START_EN</td>
|
1038 |
|
|
<td width="14%" align="center">SYNC1</td>
|
1039 |
|
|
</tr>
|
1040 |
|
|
</table>
|
1041 |
|
|
<h3>Список версий тетрады</h3>
|
1042 |
|
|
<table cellSpacing="0" cellPadding="2" width="90%" border="0">
|
1043 |
|
|
<tr>
|
1044 |
|
|
<td align="middle" width="12%" valign="top">1.0</td>
|
1045 |
|
|
<td align="middle" width="16%" valign="top">31.08.2005</td>
|
1046 |
|
|
<td width="72%" valign="top"> Базовая версия</td>
|
1047 |
|
|
</tr>
|
1048 |
|
|
<tr>
|
1049 |
|
|
<td align="middle" width="12%" valign="top">1.1</td>
|
1050 |
|
|
<td align="middle" width="16%" valign="top">09.11.2005</td>
|
1051 |
|
|
<td width="72%" valign="top"> добавлена таблица
|
1052 |
|
|
соответствия полям регистра SYNX возможных
|
1053 |
|
|
обозначений выводов разъема SYNX</td>
|
1054 |
|
|
</tr>
|
1055 |
|
|
<tr>
|
1056 |
|
|
<td align="middle" width="12%" valign="top"><span lang="ru">1.2</span></td>
|
1057 |
|
|
<td align="middle" width="16%" valign="top"><span lang="ru">06.12.2006</span></td>
|
1058 |
|
|
<td width="72%" valign="top"><span lang="ru"> Исправлено формирование
|
1059 |
|
|
сигнала запроса </span>DMA. <span lang="ru">Сброс сдвигового регистра
|
1060 |
|
|
производиться по сбросу </span>FIFO</td>
|
1061 |
|
|
</tr>
|
1062 |
|
|
<tr>
|
1063 |
|
|
<td align="middle" width="12%" valign="top">1.3</td>
|
1064 |
|
|
<td align="middle" width="16%" valign="top">26.03.2009</td>
|
1065 |
|
|
<td width="72%" valign="top"> <span lang="ru">Добавлен выход запроса
|
1066 |
|
|
</span>DMA</td>
|
1067 |
|
|
</tr>
|
1068 |
|
|
<tr>
|
1069 |
|
|
<td align="middle" width="12%" valign="top">1.4</td>
|
1070 |
|
|
<td align="middle" width="16%" valign="top">10.06.2010</td>
|
1071 |
|
|
<td width="72%" valign="top"> Добавлены входы <span lang="en-us">IRQ,
|
1072 |
|
|
DRQ </span>для тетрад 8-15<span lang="en-us">; </span>Добавлен регистр
|
1073 |
|
|
<span lang="en-us">TEST_MODE - </span>формирование псевдослучайной
|
1074 |
|
|
последовательности.</td>
|
1075 |
|
|
</tr>
|
1076 |
|
|
</table>
|
1077 |
|
|
|
1078 |
|
|
<p>
|
1079 |
|
|
</p>
|
1080 |
|
|
|
1081 |
|
|
<p>
|
1082 |
|
|
</p>
|
1083 |
|
|
<blockquote>
|
1084 |
|
|
<p><br>
|
1085 |
|
|
</p>
|
1086 |
|
|
</blockquote>
|
1087 |
|
|
<p> </p>
|
1088 |
|
|
|
1089 |
|
|
|
1090 |
|
|
<hr>
|
1091 |
|
|
|
1092 |
|
|
|
1093 |
|
|
</Body>
|
1094 |
|
|
</Html>
|