OpenCores
URL https://opencores.org/ocsvn/pcie_ds_dma/pcie_ds_dma/trunk

Subversion Repositories pcie_ds_dma

[/] [pcie_ds_dma/] [trunk/] [projects/] [sp605_lx45t_core/] [sim/] [zz_do/] [setup_sim.do] - Blame information for rev 2

Details | Compare with Previous | View Log

Line No. Rev Author Line
1 2 dsmv
#
2
#
3
quit -sim
4
#
5
#
6
echo Cre WORK lib
7
#if {[file exists "work"]} { vdel -all}
8
vlib work
9
 
10
#
11
#
12
echo Compile SRC:
13
 
14
#
15
vcom ../src/adm/adm2_pkg.vhd
16
#
17
vcom ../src/adm/cl_ambpex5/rtl/ctrl_adsp_v2_decode_data_cs.vhd
18
vcom ../src/adm/cl_ambpex5/rtl/ctrl_adsp_v2_decode_data_we.vhd
19
vcom ../src/adm/cl_ambpex5/rtl/ctrl_adsp_v2_decode_ram_cs.vhd
20
vcom ../src/adm/cl_ambpex5/rtl/ctrl_adsp_v2_decode_cmd_adr_cs.vhd
21
vcom ../src/adm/coregen/ctrl_mux8x48.vhd
22
vcom ../src/adm/coregen/ctrl_mux16x16.vhd
23
vcom ../src/adm/coregen/ctrl_mux8x16r.vhd
24
vcom ../src/adm/cl_ambpex5/rtl/pb_adm_ctrl_m2.vhd
25
#
26
#
27
vcom ../src/adm/cl_ambpex5/rtl/ctrl_blink.vhd
28
 
29
vcom ../src/pcie_src/pcie_core64_m1/pcie_ctrl/core64_type_pkg.vhd
30
vcom ../src/pcie_src/components/coregen/ctrl_fifo64x37st.vhd
31
vcom ../src/pcie_src/pcie_core64_m1/pcie_ctrl/core64_rx_engine_m4.vhd
32
vcom ../src/pcie_src/components/coregen/ctrl_fifo64x34fw.vhd
33
vcom ../src/pcie_src/pcie_core64_m1/pcie_ctrl/core64_tx_engine_m4.vhd
34
vcom ../src/pcie_src/pcie_core64_m1/pcie_ctrl/core64_reg_access.vhd
35
vcom ../src/pcie_src/pcie_core64_m1/pcie_ctrl/core64_pb_disp.vhd
36
vcom ../src/pcie_src/pcie_core64_m1/pcie_ctrl/core64_interrupt.vhd
37
vcom ../src/pcie_src/pcie_core64_m1/pcie_fifo_ext/ctrl_dma_adr.vhd
38
vcom ../src/pcie_src/pcie_core64_m1/pcie_fifo_ext/ctrl_dma_ext_cmd.vhd
39
vcom ../src/pcie_src/pcie_core64_m1/pcie_fifo_ext/ctrl_ext_descriptor.vhd
40
vcom ../src/pcie_src/pcie_core64_m1/pcie_fifo_ext/ctrl_ram_cmd_pb.vhd
41
vcom ../src/pcie_src/pcie_core64_m1/pcie_fifo_ext/ctrl_ram_cmd.vhd
42
vcom ../src/pcie_src/pcie_core64_m1/pcie_fifo_ext/ctrl_ext_ram.vhd
43
vcom ../src/pcie_src/pcie_core64_m1/pcie_fifo_ext/ctrl_main.vhd
44
vcom ../src/pcie_src/pcie_core64_m1/pcie_fifo_ext/block_pe_fifo_ext.vhd
45
vcom ../src/pcie_src/pcie_core64_m1/source_s6/pcie_bram_s6.vhd
46
vcom ../src/pcie_src/pcie_core64_m1/source_s6/pcie_brams_s6.vhd
47
vcom ../src/pcie_src/pcie_core64_m1/source_s6/pcie_bram_top_s6.vhd
48
vcom ../src/pcie_src/pcie_core64_m1/source_s6/gtpa1_dual_wrapper_tile.vhd
49
vcom ../src/pcie_src/pcie_core64_m1/source_s6/gtpa1_dual_wrapper.vhd
50
vcom ../src/pcie_src/pcie_core64_m1/source_s6/cl_s6pcie_m2.vhd
51
vcom ../src/pcie_src/pcie_core64_m1/top/pcie_core64_m6.vhd
52
vcom ../src/pcie_src/components/rtl/core64_pb_transaction.vhd
53
vcom ../src/pcie_src/components/rtl/host_pkg.vhd
54
vcom ../src/pcie_src/components/rtl/ctrl_ram16_v1.vhd
55
vcom ../src/pcie_src/components/block_main/block_pe_main.vhd
56
vcom ../src/pcie_src/components/pcie_core/pcie_core64_m7.vhd
57
vcom ../src/adm/cl_sp605/top/cl_sp605.vhd
58
#
59
#
60
vcom ../src/adm/rtl/ctrl_start_v2.vhd
61
vcom ../src/adm/main/cl_test0_v4.vhd
62
vcom ../src/adm/main/ctrl_thdac.vhd
63
vcom ../src/adm/main/trd_main_v8.vhd
64
#
65
#
66
vcom ../src/adm/main/trd_pio_std_v4.vhd
67
#
68
#
69
vcom ../src/adm/core_s3_empty/ctrl_buft16.vhd
70
vcom ../src/adm/core_s3_empty/ctrl_buft64.vhd
71
vcom ../src/adm/main/cl_chn_v3.vhd
72
vcom ../src/adm/main/cl_chn_v4.vhd
73
vcom ../src/adm/rtl/cl_fifo_control_v2.vhd
74
vcom ../src/adm/rtl/cl_fifo1024x65_v5.vhd
75
vcom ../src/adm/coregen/ctrl_fifo1024x65_v5.vhd
76
vcom ../src/adm/dio64/trd_admdio64_out_v4.vhd
77
vcom ../src/adm/dio64/trd_admdio64_in_v6.vhd
78
#
79
#
80
vcom ../src/adm/main/cl_test_generate.vhd
81
vcom ../src/adm/main/cl_test_check.vhd
82
vcom ../src/adm/coregen/ctrl_multiplier_v1_0.vhd
83
vcom ../src/adm/trd_test_ctrl/ctrl_freq.vhd
84
vcom ../src/adm/trd_test_ctrl/trd_test_ctrl_m1.vhd
85
 
86
 
87
vcom ../src/top/sp605_lx45t_core.vhd
88
 
89
#
90
#
91
echo Compile TB:
92
vcom ../src/pcie_src/pcie_sim/sim/cmd_sim_pkg.vhd
93
vcom ../src/pcie_src/pcie_sim/sim/block_pkg.vhd
94
vcom ../src/pcie_src/pcie_sim/sim/trd_pcie_pkg.vhd
95
vcom ../src/testbench/test_pkg.vhd
96
 
97
 
98
vcom ../src/pcie_src/pcie_sim/sim/root_memory_pkg.vhd
99
vcom ../src/pcie_src/pcie_sim/dsport/test_interface.vhd
100
vcom ../src/pcie_src/pcie_sim/dsport/pci_exp_usrapp_tx_m2.vhd
101
vcom ../src/pcie_src/pcie_sim/dsport/pci_exp_usrapp_rx_m2.vhd
102
vcom ../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_reset_delay_v6.vhd
103
vcom ../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_clocking_v6.vhd
104
vcom ../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_pipe_misc_v6.vhd
105
vcom ../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_pipe_lane_v6.vhd
106
vcom ../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_pipe_v6.vhd
107
vcom ../src/pcie_src/pcie_core64_m1/source_virtex6/gtx_drp_chanalign_fix_3752_v6.vhd
108
vcom ../src/pcie_src/pcie_core64_m1/source_virtex6/gtx_rx_valid_filter_v6.vhd
109
vcom ../src/pcie_src/pcie_core64_m1/source_virtex6/gtx_tx_sync_rate_v6.vhd
110
vcom ../src/pcie_src/pcie_core64_m1/source_virtex6/gtx_wrapper_v6.vhd
111
vcom ../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_gtx_v6.vhd
112
vcom ../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_bram_v6.vhd
113
vcom ../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_brams_v6.vhd
114
vcom ../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_bram_top_v6.vhd
115
vcom ../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_upconfig_fix_3451_v6.vhd
116
vcom ../src/pcie_src/pcie_sim/dsport/pcie_2_0_v6_rp.vhd
117
vcom ../src/pcie_src/pcie_sim/dsport/pcie_2_0_rport_v6.vhd
118
vcom ../src/pcie_src/pcie_sim/dsport/pci_exp_usrapp_cfg.vhd
119
vcom ../src/pcie_src/pcie_sim/dsport/pci_exp_usrapp_pl.vhd
120
vcom ../src/pcie_src/pcie_sim/dsport/xilinx_pcie_rport_m2.vhd
121
vcom ../src/testbench/stend_sp605_core_m2.vhd
122
 
123
#
124
#
125
#
126
vsim -t ps -novopt work.stend_ambpex5_core_m2
127
 
128
log -r /*
129
 
130
do wave.do
131
 
132
#
133
# skip warnings like: Warning: There is an 'U'|'X'|'W'|'Z'|'-' in an arithmetic operand, the result will be 'X'(es).
134
quietly set StdArithNoWarnings   1
135
quietly set NumericStdNoWarnings 1
136
 
137
run -all

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.