OpenCores
URL https://opencores.org/ocsvn/pcie_ds_dma/pcie_ds_dma/trunk

Subversion Repositories pcie_ds_dma

[/] [pcie_ds_dma/] [trunk/] [projects/] [sp605_lx45t_wishbone/] [src/] [testbench/] [modelsim/] [zz_do/] [setup_sim.do] - Blame information for rev 2

Details | Compare with Previous | View Log

Line No. Rev Author Line
1 2 dsmv
#
2
#
3
quit -sim
4
#
5
#
6
echo Cre WORK lib (and del OLD, if exists)
7
if {[file exists "work"]} { vdel -all}
8
vlib work
9
 
10
#
11
#
12
echo Compile SRC:
13
 
14
# provide typedef for shadow-ram
15
vcom -quiet ../../../src/pcie_src/components/rtl/host_pkg.vhd
16
# shadow-ram
17
vcom -quiet ../../../src/pcie_src/components/rtl/ctrl_ram16_v1.vhd
18
 
19
# WB_CROSS
20
 
21
vlog -quiet ../../../src/wishbone/cross/wb_conmax_arb.v
22
vlog -quiet ../../../src/wishbone/cross/wb_conmax_master_if.v
23
vlog -quiet ../../../src/wishbone/cross/wb_conmax_msel.v
24
vlog -quiet ../../../src/wishbone/cross/wb_conmax_pri_dec.v
25
vlog -quiet ../../../src/wishbone/cross/wb_conmax_pri_enc.v
26
vlog -quiet ../../../src/wishbone/cross/wb_conmax_rf.v
27
vlog -quiet ../../../src/wishbone/cross/wb_conmax_slave_if.v
28
vlog -quiet ../../../src/wishbone/cross/wb_conmax_top.v
29
vcom -quiet ../../../src/wishbone/cross/wb_conmax_top_pkg.vhd
30
 
31
# CORE64_M6
32
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/pcie_ctrl/core64_type_pkg.vhd
33
vcom -quiet ../../../src/pcie_src/components/coregen/ctrl_fifo64x37st.vhd
34
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/pcie_ctrl/core64_rx_engine_m4.vhd
35
vcom -quiet ../../../src/pcie_src/components/coregen/ctrl_fifo64x34fw.vhd
36
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/pcie_ctrl/core64_tx_engine_m4.vhd
37
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/pcie_ctrl/core64_reg_access.vhd
38
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/pcie_ctrl/core64_pb_disp.vhd
39
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/pcie_ctrl/core64_interrupt.vhd
40
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/pcie_fifo_ext/ctrl_dma_adr.vhd
41
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/pcie_fifo_ext/ctrl_dma_ext_cmd.vhd
42
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/pcie_fifo_ext/ctrl_ext_descriptor.vhd
43
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/pcie_fifo_ext/ctrl_ram_cmd_pb.vhd
44
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/pcie_fifo_ext/ctrl_ram_cmd.vhd
45
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/pcie_fifo_ext/ctrl_ext_ram.vhd
46
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/pcie_fifo_ext/ctrl_main.vhd
47
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/pcie_fifo_ext/block_pe_fifo_ext.vhd
48
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_s6/pcie_bram_s6.vhd
49
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_s6/pcie_brams_s6.vhd
50
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_s6/pcie_bram_top_s6.vhd
51
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_s6/gtpa1_dual_wrapper_tile.vhd
52
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_s6/gtpa1_dual_wrapper.vhd
53
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_s6/cl_s6pcie_m2.vhd
54
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/top/pcie_core64_m6.vhd
55
 
56
# PE_MAIN
57
vcom -quiet ../../../src/pcie_src/components/block_main/block_pe_main.vhd
58
 
59
# PB<->WB bridge Logic
60
vcom -quiet ../../../src/pcie_src/components/coregen/ctrl_fifo512x64st_v0.vhd
61
vlog -quiet ../../../src/pcie_src/components/rtl/core64_pb_wishbone_ctrl.v
62
 
63
 
64
# PB_WB
65
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/pcie_ctrl/core64_type_pkg.vhd
66
vcom -quiet ../../../src/pcie_src/components/rtl/core64_pb_wishbone.vhd
67
 
68
# CORE64_M6+PE_MAIN+PB_WB_BRIDGE wrappper
69
vcom -quiet ../../../src/pcie_src/components/pcie_core/pcie_core64_wishbone.vhd
70
 
71
# TEST_CHECK
72
vcom -quiet ../../../src/wishbone/block_test_check/cl_test_check.vhd
73
vlog -quiet ../../../src/wishbone/block_test_check/block_check_wb_burst_slave.v
74
vcom -quiet ../../../src/wishbone/block_test_check/block_check_wb_config_slave.vhd
75
vcom -quiet ../../../src/wishbone/block_test_check/block_check_wb_pkg.vhd
76
vcom -quiet ../../../src/wishbone/block_test_check/block_test_check_wb.vhd
77
 
78
# TEST_GEN
79
vcom -quiet ../../../src/wishbone/coregen/ctrl_fifo1024x64_st_v1.vhd
80
vcom -quiet ../../../src/wishbone/block_test_generate/cl_test_generate.vhd
81
vlog -quiet ../../../src/wishbone/block_test_generate/block_generate_wb_burst_slave.v
82
vcom -quiet ../../../src/wishbone/block_test_generate/block_generate_wb_config_slave.vhd
83
vcom -quiet ../../../src/wishbone/block_test_generate/block_generate_wb_pkg.vhd
84
vcom -quiet ../../../src/wishbone/block_test_generate/block_test_generate_wb.vhd
85
 
86
# WB complete SOPC
87
vcom -quiet ../../../src/top/sp605_lx45t_wishbone_sopc_wb.vhd
88
 
89
# Design TOP
90
vcom -quiet ../../../src/top/sp605_lx45t_wishbone.vhd
91
 
92
#
93
#
94
echo Compile TEST ENV:
95
vcom -quiet ../../../src/pcie_src/pcie_sim/sim/cmd_sim_pkg.vhd
96
vcom -quiet ../../../src/pcie_src/pcie_sim/sim/block_pkg.vhd
97
vcom -quiet ../../../src/pcie_src/pcie_sim/sim/trd_pcie_pkg.vhd
98
 
99
vcom -quiet ../../../src/pcie_src/pcie_sim/sim/root_memory_pkg.vhd
100
vcom -quiet ../../../src/pcie_src/pcie_sim/dsport/test_interface.vhd
101
vcom -quiet ../../../src/pcie_src/pcie_sim/dsport/pci_exp_usrapp_tx_m2.vhd
102
vcom -quiet ../../../src/pcie_src/pcie_sim/dsport/pci_exp_usrapp_rx_m2.vhd
103
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_reset_delay_v6.vhd
104
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_clocking_v6.vhd
105
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_pipe_misc_v6.vhd
106
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_pipe_lane_v6.vhd
107
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_pipe_v6.vhd
108
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_virtex6/gtx_drp_chanalign_fix_3752_v6.vhd
109
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_virtex6/gtx_rx_valid_filter_v6.vhd
110
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_virtex6/gtx_tx_sync_rate_v6.vhd
111
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_virtex6/gtx_wrapper_v6.vhd
112
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_gtx_v6.vhd
113
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_bram_v6.vhd
114
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_brams_v6.vhd
115
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_bram_top_v6.vhd
116
vcom -quiet ../../../src/pcie_src/pcie_core64_m1/source_virtex6/pcie_upconfig_fix_3451_v6.vhd
117
vcom -quiet ../../../src/pcie_src/pcie_sim/dsport/pcie_2_0_v6_rp.vhd
118
vcom -quiet ../../../src/pcie_src/pcie_sim/dsport/pcie_2_0_rport_v6.vhd
119
vcom -quiet ../../../src/pcie_src/pcie_sim/dsport/pci_exp_usrapp_cfg.vhd
120
vcom -quiet ../../../src/pcie_src/pcie_sim/dsport/pci_exp_usrapp_pl.vhd
121
vcom -quiet ../../../src/pcie_src/pcie_sim/dsport/xilinx_pcie_rport_m2.vhd
122
 
123
vcom -quiet ../../../src/testbench/wb_block_pkg.vhd
124
vcom -quiet ../../../src/testbench/test_pkg.vhd
125
vcom -quiet ../../../src/testbench/stend_sp605_wishbone.vhd
126
 
127
#vlog -quiet glbl.v
128
 
129
#
130
#
131
echo Start SIM:
132
 vsim -t ps -novopt work.stend_sp605_wishbone
133
#vsim -t ps work.stend_sp605_wishbone
134
 
135
#
136
#
137
#log -r /*
138
 
139
#
140
#
141
#do wave.do
142
 
143
#
144
# skip warnings like: Warning: There is an 'U'|'X'|'W'|'Z'|'-' in an arithmetic operand, the result will be 'X'(es).
145
quietly set StdArithNoWarnings   1
146
quietly set NumericStdNoWarnings 1
147
 
148
#
149
#
150
 run -all

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.