| 1 |
288 |
maximiq |
|
| 2 |
|
|
\def\filename{leaflet-manual.tex}
|
| 3 |
|
|
\def\fileversion{v1.0e} % change this when leaflet-manual changed, too.
|
| 4 |
|
|
\def\filedate{2013/11/06}
|
| 5 |
|
|
\def\docdate {2013/11/06} % change this when leaflet-manual changed, too.
|
| 6 |
|
|
\listfiles
|
| 7 |
|
|
\errorcontextlines=99
|
| 8 |
|
|
\documentclass[backside
|
| 9 |
|
|
%%notumble,
|
| 10 |
|
|
%%nofoldmark,
|
| 11 |
|
|
%%dvipdfm,
|
| 12 |
|
|
%%portrait,
|
| 13 |
|
|
%%titlepage,
|
| 14 |
|
|
%%nocombine,
|
| 15 |
|
|
%%a3paper,
|
| 16 |
|
|
%%debug,
|
| 17 |
|
|
%%nospecialtricks,
|
| 18 |
|
|
%%draft,
|
| 19 |
|
|
]{leaflet}
|
| 20 |
|
|
|
| 21 |
|
|
\usepackage [utf8] {inputenc}
|
| 22 |
|
|
\usepackage [spanish] {babel}
|
| 23 |
|
|
|
| 24 |
|
|
\renewcommand*\foldmarkrule{.3mm}
|
| 25 |
|
|
\renewcommand*\foldmarklength{5mm}
|
| 26 |
|
|
|
| 27 |
|
|
\usepackage[T1]{fontenc}
|
| 28 |
|
|
|
| 29 |
|
|
\usepackage[scaled=0.9]{helvet}
|
| 30 |
|
|
|
| 31 |
|
|
|
| 32 |
|
|
\usepackage{graphicx}
|
| 33 |
|
|
\usepackage[dvipsnames,usenames]{color}
|
| 34 |
|
|
\definecolor{LIGHTGRAY}{gray}{.9}
|
| 35 |
|
|
|
| 36 |
|
|
\usepackage{wrapfig}
|
| 37 |
|
|
|
| 38 |
|
|
|
| 39 |
|
|
\CutLine*{1}% Dotted line without scissors
|
| 40 |
|
|
\CutLine{6}% Dotted line with scissors
|
| 41 |
|
|
|
| 42 |
|
|
%\AddToBackground{5}{% Background of a small page
|
| 43 |
|
|
% \put(0,0){\textcolor{Cerulean}{\rule{\paperwidth}{\paperheight}}}}
|
| 44 |
|
|
|
| 45 |
|
|
%\AddToBackground*{2}{% Background of a large page
|
| 46 |
|
|
% \put(\LenToUnit{.5\paperwidth},\LenToUnit{.5\paperheight}){%
|
| 47 |
|
|
% \makebox(0,0)[c]{%
|
| 48 |
|
|
% \resizebox{.9\paperwidth}{!}{\rotatebox{35.26}{%
|
| 49 |
|
|
% \textsf{\textbf{\textcolor{LIGHTGRAY}{BACKGROUND}}}}}}}}
|
| 50 |
|
|
|
| 51 |
|
|
\begin{document}
|
| 52 |
|
|
|
| 53 |
|
|
%\maketitle
|
| 54 |
|
|
%\thispagestyle{empty}
|
| 55 |
|
|
|
| 56 |
|
|
\pagebreak
|
| 57 |
|
|
|
| 58 |
|
|
Lorem ipsum dolor sit amet, consectetur adipiscing elit. Cras porttitor tortor vitae est lacinia faucibus. Cum sociis natoque penatibus et magnis dis parturient montes, nascetur ridiculus mus. Cras quis libero non ligula dictum dapibus bibendum nec elit. Quisque tristique arcu at consectetur aliquam. Praesent nec elit viverra, congue est sit amet, adipiscing sem. Morbi nec arcu a libero lobortis ultricies. Morbi vulputate ultricies faucibus. Nulla sed tristique tortor. Nullam faucibus fermentum neque eget euismod. Vestibulum nec interdum nulla, nec dignissim magna. Maecenas a sem est. Phasellus suscipit eros sed purus euismod, id interdum magna condimentum. Fusce mauris dui, dictum et augue a, cursus euismod odio. Aliquam non sodales nisl, at adipiscing tellus. Mauris congue vel augue at gravida.
|
| 59 |
|
|
|
| 60 |
|
|
|
| 61 |
|
|
\pagebreak
|
| 62 |
|
|
|
| 63 |
|
|
|
| 64 |
|
|
\section{Hardware libre}
|
| 65 |
|
|
|
| 66 |
|
|
\begin{wrapfigure}{r}{0.35\textwidth}
|
| 67 |
|
|
\begin{center}
|
| 68 |
|
|
\includegraphics[width=0.35\textwidth]{images/ohwLogo.pdf}
|
| 69 |
|
|
\end{center}
|
| 70 |
|
|
\end{wrapfigure}
|
| 71 |
|
|
|
| 72 |
|
|
Se llama hardware libre o electrónica libre a aquellos dispositivos de hardware cuyas especificaciones y diagramas esquemáticos son de acceso público. La filosofía del software libre es aplicable a la del hardware libre y por eso forma parte de la cultura libre.
|
| 73 |
|
|
|
| 74 |
|
|
El término hardware libre se ha usado principalmente para reflejar el uso del software libre con el hardware y el lanzamiento libre de la información con respecto al hardware, a menudo incluyendo el lanzamiento de los diagramas esquemáticos, diseños, tamaños y otra información acerca del hardware.
|
| 75 |
|
|
|
| 76 |
|
|
Con el auge de los dispositivos de lógica programable reconfigurables, el compartir los diseños lógicos es también una práctica de hardware libre. En vez de compartir los diagramas esquemáticos, el código HDL es compartido. Las descripciones HDL son usadas comúnmente para instalar sistemas SoC en FPGA o directamente en diseños ASIC. Los módulos HDL, cuando se distribuyen, son llamados semiconductor intellectual property cores, o núcleos IP.
|
| 77 |
|
|
|
| 78 |
|
|
|
| 79 |
|
|
\section {Objetivos del CUDAR}
|
| 80 |
|
|
|
| 81 |
|
|
\begin{itemize}
|
| 82 |
|
|
\item Propender al desarrollo sistemático del conocimiento en las áreas que utilizan o involucran automatización de sistemas y/o procesos.
|
| 83 |
|
|
\item Utilizar, obtener y desarrollar herramientas computacionales para el cálculo, emulación, solución y simulación de procesos automáticos.
|
| 84 |
|
|
\item Formar recursos humanos mediante una permanente capacitación.
|
| 85 |
|
|
\item Promover las investigaciones y desarrollos científicos-tecnológicos con el fin de obtener la ingeniería necesaria para proyectar, diseñar y operar sistemas automatizados-robotizados de fabricación.
|
| 86 |
|
|
\item Dinamizar la transferencia de las innovaciones tecnológicas hacia las PyMEs argentinas.
|
| 87 |
|
|
\item Divulgar y difundir los resultados de los trabajos de investigación y desarrollo.
|
| 88 |
|
|
\end{itemize}
|
| 89 |
|
|
|
| 90 |
|
|
\section{Proyecto PHR}
|
| 91 |
|
|
|
| 92 |
|
|
El proyecto \emph{Plataforma de Hardware Reconfigurable} tiene como objetivo principal desarrollar recursos académicos para la difusión y actualización tecnológica relacionado al área digital a través de Dispositivos Lógicos Programables (PLDs).
|
| 93 |
|
|
|
| 94 |
|
|
El desarrollo comprende el diseño de hardware y software que se publican bajo licencias libres.
|
| 95 |
|
|
|
| 96 |
|
|
Consiste fundamentalmente en tres módulos de soporte físico. El módulo principal es la placa PHR donde se encuentran el chip FPGA, relojes, interfaces de entradas y salidas, periféricos (tales como LEDs, botones, llaves DIP, Displays de siete segmentos), etc. Además tiene conectores especiales para otros dos módulos sin los cuales la placa principal carece de funcionalidad.
|
| 97 |
|
|
|
| 98 |
|
|
\begin{center}
|
| 99 |
|
|
\includegraphics[width=1\textwidth]{images/phr.png}
|
| 100 |
|
|
\end{center}
|
| 101 |
|
|
|
| 102 |
|
|
|
| 103 |
|
|
\vspace{1ex}
|
| 104 |
|
|
|
| 105 |
|
|
\subsection{Mas información}
|
| 106 |
|
|
|
| 107 |
|
|
Todos los documentos y fuentes de este proyecto se encuentran en el sitio web:
|
| 108 |
|
|
|
| 109 |
|
|
{\Large \emph{http://opencores.org/project,phr}}
|
| 110 |
|
|
|
| 111 |
|
|
%\subsection{Placa S3Power}
|
| 112 |
|
|
|
| 113 |
|
|
|
| 114 |
|
|
\begin{center}
|
| 115 |
|
|
\includegraphics[width=0.85\textwidth]{images/s3power.png}
|
| 116 |
|
|
\end{center}
|
| 117 |
|
|
|
| 118 |
|
|
La placa S3Power tiene una fuente lineal y dos fuentes conmutadas. Permite suministrar energía regulada con tres valores de tensión y distintas características de arranque. Los voltajes utilizados por la FPGA son de 1.2V, 2.5V y 3.3V.
|
| 119 |
|
|
|
| 120 |
|
|
|
| 121 |
|
|
%\subsection{Placa OOCDLink}
|
| 122 |
|
|
|
| 123 |
|
|
|
| 124 |
|
|
\vspace{7ex}
|
| 125 |
|
|
|
| 126 |
|
|
|
| 127 |
|
|
\begin{center}
|
| 128 |
|
|
\includegraphics[width=0.95\textwidth]{images/oocdlink.png}
|
| 129 |
|
|
\end{center}
|
| 130 |
|
|
|
| 131 |
|
|
Esta placa es la interfaz que permite la comunicación entre una computadora y la placa PHR. Su característica modular, o de circuito separado de la placa PHR principal, hace que su utilización no quede restringida a la FPGA y posibilita la interacción con los multiples dispositivos que soportan JTAG.
|
| 132 |
|
|
|
| 133 |
|
|
\end{document}
|
| 134 |
|
|
\endinput
|
| 135 |
|
|
%%
|
| 136 |
|
|
%% End of file `leaflet-manual.tex'.
|
