OpenCores
URL https://opencores.org/ocsvn/phr/phr/trunk

Subversion Repositories phr

[/] [phr/] [trunk/] [doc/] [informe-tesis/] [reports/] [PPS/] [maximiq/] [manual usuario/] [tex/] [intro.tex] - Blame information for rev 272

Go to most recent revision | Details | Compare with Previous | View Log

Line No. Rev Author Line
1 162 maximiq 
 
2 
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
3 
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
4 
%NEW CHAPTER  NEW CHAPTER  NEW CHAPTER  NEW CHAPTER  NEW CHAPTER%
5 
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
6 
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
7 
 
8 144 maximiq 
\chapter{Descripción general}
9 
 
10 162 maximiq 
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
11 
%NEW SECTION  NEW SECTION  NEW SECTION  NEW SECTION  NEW SECTION%
12 
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
13 
 
14 149 maximiq 
\section{Características}
15 144 maximiq 
 
16 
\begin{description}
17 149 maximiq 
\item [FPGA:] Xilinx Spartan-3A XC3S200A (encapsulado VQG100).
18 162 maximiq 
\item [Memoria PROM:] Xilinx XCF02S.
19 
\item [Voltaje de entrada:] 5V.
20 
\item [Relojes:] cuatro relojes en total:
21 144 maximiq 
        \begin{description}
22 
        \item [Clock 0:] 50 MHz.
23 
        \item [Clock 1:] Seleccionable entre 16 MHz, 1 MHz, 500 kHz y 250 kHz.
24 
        \item [Clock 2:] Seleccionable entre 125 kHz, 62.5 kHz, 31.25 kHz, 15.625 kHz.
25 162 maximiq 
        \item [Clock 3:] Seleccionable entre 3.9062 kHz, 1.9531 kHz, 976,56251 Hz.
26 144 maximiq 
   \end{description}
27 162 maximiq 
\item [Conectores con Entradas/Salidas de propósito general:] 28 pines en total.
28 
\item [Periféricos:] 8 LEDs, 8 llaves (DIP switch), 4 pulsadores, Display de 7 segmentos cuádruple, Puerto serie.
29 
 
30 144 maximiq 
\end{description}
31 
 
32 149 maximiq 
 
33 162 maximiq 
 
34 
%Entre las características de la placa PHR se pueden destacar:
35 
 
36 
%\begin{description}
37 
%\item [FPGA:] Xilinx Spartan-3A XC3S200A (encapsulado VQG100).
38 
%\item [PROM:] Xilinx XCF02S.
39 
%\item Proposito general io (corrientes)
40 
%\item Conector Modulos expansion
41 
%\item Voltaje de operación
42 
%\item Voltaje de entrada (recomendado): xV - yV.
43 
%\item Voltaje de entrada (limite): xV - yV.
44 
%\item Corriente de entrada [...]
45 
%\item [Relojes:] 4 relojes en total:
46 
%       \begin{description}
47 
%       \item [Clock 0:] 50 MHz.
48 
%       \item [Clock 1:] Seleccionable entre 16 MHz, 1 MHz, 500 kHz y 250 kHz.
49 
%       \item [Clock 2:] Seleccionable entre 125 kHz, 62.5 kHz, 31.25 kHz, 15.625 kHz.
50 
%       \item [Clock 3:] Seleccionable entre 3.91 kHz, 1.95 kHz, 977 Hz.
51 
 %  \end{description}
52 
%\item Multiplicidad de periféricos:
53 
%       \begin{itemize}
54 
%       \item 8 LEDs.
55 
%       \item 8 llaves (DIP switch).
56 
%       \item 4 pulsadores.
57 
%       \item Displays.
58 
%       \item Puerto serie.
59 
%       \end{itemize}
60 
%\end{description}
61 
 
62 
 
63 
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
64 
%NEW SECTION  NEW SECTION  NEW SECTION  NEW SECTION  NEW SECTION%
65 
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
66 
 
67 149 maximiq 
\section{Descripción de las placas}
68 
 
69 162 maximiq 
La \emph{Plataforma de Hardware Reconfigurable} (PHR) consiste fundamentalmente en tres módulos de soporte físico. El módulo principal es  la \emph{placa PHR} donde se encuentran el chip FPGA, relojes, interfaces de entradas y salidas, periféricos (tales como LEDs, botones, llaves DIP, Displays de siete segmentos), etc.
70 149 maximiq 
 
71 162 maximiq 
Además tiene conectores especiales para otros dos módulos sin los cuales la placa principal carece de funcionalidad. Uno de ellos se emplea para la regulación de las tensiones que alimentan al resto de los dispositivos. Se trata de la denominada \emph{placa S3Power}. El otro módulo es una interfaz de comunicaciones necesaria para configurar la FPGA o escribir la memoria PROM de configuración y se dispone en la  \emph{placa OOCD Link}.
72 149 maximiq 
 
73 188 maximiq 
La conexión de las placas auxiliares a la principal se ilustra en la Fig. \ref{intro:conexionado}. La placa S3Power se acopla con los conectores que se indican con los números 8 y 16 en la Fig. \ref{intro:componentes}, mientras que la OOCD Link se une a la principal (mediante un adaptador) con los pines demarcados con 7. Esta última, a diferencia de la S3Power, no precisa estar siempre conectada, pero si cada ves que se desee configurar la FPGA o grabar su memoria PROM.
74 162 maximiq 
 
75 157 maximiq 
\begin{figure}[h!]
76 149 maximiq 
\begin{center}
77 
  \includegraphics{./img/intro/placasConexionado.pdf}
78 
\end{center}
79 
\caption[Conexionado de las placas]{Conexionado de la placa PHR con las placas auxiliares.}
80 
\label{intro:conexionado}
81 
\end{figure}
82 
 
83 
 
84 162 maximiq 
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
85 
%NEW SECTION  NEW SECTION  NEW SECTION  NEW SECTION  NEW SECTION%
86 
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
87 149 maximiq 
 
88 
\section{Diagrama de bloques del hardware}
89 
 
90 162 maximiq 
Un esquema algo mas detallado del funcionamiento de la plataforma se ilustra en la Fig. \ref{intro:bloques}. En líneas punteadas se demarcan las distintas plaquetas, y en línea continua se muestran los bloques que componen a cada una. Cuando hay funciones desempeñadas por un chip en particular los rectángulos se destacan con un fondo gris.
91 
 
92 
\begin{figure}[h]
93 149 maximiq 
\begin{center}
94 
  \includegraphics{./img/intro/block.pdf}
95 
\end{center}
96 188 maximiq 
\caption[Diagrama de bloques de la plataforma]{Diagrama de bloques de la plataforma.}
97 149 maximiq 
\label{intro:bloques}
98 
\end{figure}
99 
 
100 170 maximiq 
La función de la placa S3Power la realiza principalmente el \emph{chip TPS75003} el cuál tiene un regulador lineal y controladores para dos fuentes conmutadas, lo cual permite suministrar energía regulada con tres valores de tensión y distintas características de arranque\footnote{Una explicación mas detallada de \emph{S3Power} puede consultarse en el capítulo \ref{s3power:chapter}.}.
101 162 maximiq 
Los voltajes utilizados por la FPGA son de 1.2V, 2.5V y 3.3V.
102 
 
103 170 maximiq 
En la placa PHR, la FPGA se conecta a los distintos periféricos que se distinguen en la Fig. \ref{intro:bloques} con un fondo amarillo. El conjunto de periféricos está compuesto por \emph{LEDs}, \emph{Llaves DIP},  \emph{Botones}, el \emph{display de siete segmentos cuádruple} y el \emph{puerto serie}\footnote{Mas información sobre \emph{periféricos} en capítulo \ref{phr:chapter}, página \pageref{phr:sec:perifericos}.}.
104 162 maximiq 
 
105 170 maximiq 
Un recurso que puede facilitar el diseño de los proyectos es la señal de reloj. La placa PHR pone a disposición del usuario diversas señales de clock que van desde  una frecuencia mínima de 977 Hz hasta una frecuencia máxima de 50MHz\footnote{Mas información sobre \emph{relojes} en capítulo \ref{phr:chapter}, página \pageref{phr:sec:clocks}.}.
106 162 maximiq 
 
107 170 maximiq 
Para que la placa sea apta además para la realización de prototipos, se incluyeron dos conectores, con los cuales se el usuario tine acceso directo a los pines de la FPGA\footnote{Mas información sobre \emph{entradas y salidas de propósito general} en capítulo \ref{phr:chapter}, página \pageref{phr:sec:gpio}.}.
108 162 maximiq 
 
109 188 maximiq 
La placa OOCD Link incluye el \emph{chip FT2232D} que establece una interfaz JTAG controlable mediante una conexión USB. Un anillo JTAG se establece con la FPGA y la memoria PROM, esta ultima implementada con el \emph{chip XCF02S}\footnote{Mas información sobre la \emph{placa OOCD Link} en capítulo \ref{oocd:chapter}. Sobre el proceso de configuración refiérase a la sección \emph{Configuración de la FPGA} del capítulo \ref{phr:chapter}, página \pageref{phr:sec:fpga_conf}.}.
110 162 maximiq 
 
111 
 
112 
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
113 
%NEW SECTION  NEW SECTION  NEW SECTION  NEW SECTION  NEW SECTION%
114 
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
115 
 
116 144 maximiq 
\section{Componentes de la placa principal}
117 
 
118 188 maximiq 
En la Fig. \ref{intro:componentes} se tiene la vista superior de la placa PHR con sus principales componentes demarcados. Según la numeración, estos componentes son:
119 144 maximiq 
 
120 157 maximiq 
\begin{figure}[h!]
121 144 maximiq 
\begin{center}
122 
  \includegraphics{./img/intro/phr_top.pdf}
123 
\end{center}
124 162 maximiq 
\caption[Componentes de la placa PHR]{Componentes de la placa PHR.}
125 144 maximiq 
\label{intro:componentes}
126 
\end{figure}
127 
 
128 145 maximiq 
\begin{enumerate}
129 144 maximiq 
 
130 162 maximiq 
\item Selector de \textsl{clocks}.
131 
\item Conector de módulos externos macho.
132 
\item Conector de módulos externos hembra.
133 149 maximiq 
\item Entrada de voltaje de alimentación (5V).
134 
\item Selector de modo de configuración.
135 144 maximiq 
\item Boton de RESET.
136 149 maximiq 
\item Conector de la plaqueta \emph{OOCDLink}.
137 162 maximiq 
\item Conector de alimentación de la placa \emph{S3Power}.
138 144 maximiq 
\item Memoria PROM.
139 
\item LEDs.
140 
\item Llaves DIP.
141 162 maximiq 
\item Chip FPGA XC3S200A.
142 144 maximiq 
\item Botones pulsadores.
143 
\item Display de 7 segmentos cuádruple.
144 
\item Conector para puerto serie.
145 162 maximiq 
\item Conector de alimentación para la placa PHR desde S3Power.
146 149 maximiq 
 
147 144 maximiq 
\end{enumerate}
148 
 
149 
 
150 
 
151 
 
152 149 maximiq 
 
153 
 

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.