| 1 |
145 |
maximiq |
|
| 2 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 3 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 4 |
|
|
%NEW CHAPTER NEW CHAPTER NEW CHAPTER NEW CHAPTER NEW CHAPTER%
|
| 5 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 6 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 7 |
|
|
|
| 8 |
149 |
maximiq |
\chapter{La placa PHR}\label{phr:chapter}
|
| 9 |
144 |
maximiq |
|
| 10 |
145 |
maximiq |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 11 |
|
|
%NEW SECTION NEW SECTION NEW SECTION NEW SECTION NEW SECTION%
|
| 12 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 13 |
|
|
|
| 14 |
144 |
maximiq |
\section{El chip FPGA}
|
| 15 |
|
|
|
| 16 |
149 |
maximiq |
\subsection{Características principales}
|
| 17 |
|
|
|
| 18 |
|
|
|
| 19 |
|
|
|
| 20 |
|
|
\begin{itemize}
|
| 21 |
|
|
\item Numero de compuertas: 200K
|
| 22 |
|
|
\item Celdas lógicas equivalentes: 4032
|
| 23 |
|
|
\item CLBs: 448 (distribuidos en 32 filas y 16 columnas)
|
| 24 |
|
|
\item bits de RAM distribuida: 28K
|
| 25 |
|
|
\item bits de Bloques de RAM: 288K
|
| 26 |
|
|
\item Multiplicadores dedicados: 16
|
| 27 |
|
|
\item DCMs: 4
|
| 28 |
|
|
\item Maximo numero de I/O = 248
|
| 29 |
|
|
\item I/O ppares diferenciales maximo: 112
|
| 30 |
|
|
|
| 31 |
|
|
\end{itemize}
|
| 32 |
|
|
|
| 33 |
|
|
\subsection{Descripción de la arquitectura}
|
| 34 |
|
|
|
| 35 |
|
|
La familia Spartan-3A tiene cinco bloques fundamentales a tener en cuenta respecto de la arquitectura:
|
| 36 |
|
|
|
| 37 |
|
|
\begin{description}
|
| 38 |
|
|
|
| 39 |
|
|
\item[Bloques Lógicos Configurables (CLBs)] contienen \textsl{Look-Up Tables} (LUTs) que implementan funciones lógicas y además sirven como elementos de almacenamiento.
|
| 40 |
|
|
|
| 41 |
|
|
\item[Bloques de Entrada/Salida (IOBs)] controlan el flujo de datos entre los pines de E/S y la lógica interena del dispositivo. Los IOBs soportan datos en forma bidireccional además de la opercion 3-state.
|
| 42 |
|
|
|
| 43 |
|
|
\item[Bloque de RAM] sirve como forma de almacenamiento.
|
| 44 |
|
|
|
| 45 |
|
|
\item[Bloques multiplicadores] aceptan como entrada dos numeros de 18 bits cada uno y calcula el producto entre ambos.
|
| 46 |
|
|
|
| 47 |
|
|
\item[Bloque DCM (\textsl{Digital Clock Manager})] tiene la capacidad para distribuir, retardar, multiplicar, dividir y desplazar en fase las señales de clock.
|
| 48 |
|
|
|
| 49 |
|
|
\end{description}
|
| 50 |
|
|
|
| 51 |
|
|
\begin{figure}[h]
|
| 52 |
|
|
\begin{center}
|
| 53 |
|
|
\includegraphics{./img/phr/arquitectura.pdf}
|
| 54 |
|
|
\end{center}
|
| 55 |
|
|
\caption[Bloques fundamentaled de la FOGA]{Bloques fundamentaled de la FOGA.}
|
| 56 |
|
|
\label{phr:arquitectura}
|
| 57 |
|
|
\end{figure}
|
| 58 |
|
|
|
| 59 |
|
|
Para el caso del chip XC3S200A, la Fig. \ref{phr:arquitectura} muestra la organizacion de éstos bloques fundamentales dentro del dipositivo. Los IOBs se ubican alrededor de la matriz de CLBs. Los bloques de memoria RAM se encuentran en dos columnas, en cada una se disponen varios bloques de RAM de 18 Kbit asociados con un multiplicador dedicado. Dos DCM se ubican en el centro hacia arriba y otros dos en el centro hacia abajo.,
|
| 60 |
|
|
|
| 61 |
|
|
|
| 62 |
|
|
|
| 63 |
|
|
\subsection{Capacidades de E/S}
|
| 64 |
|
|
|
| 65 |
|
|
La familia Spartan-3A soporta varios estandares para sus entradas y salidas.
|
| 66 |
|
|
|
| 67 |
|
|
Para el caso de terminaciones simples éstas FPGAs cumplen con:
|
| 68 |
|
|
\begin{itemize}
|
| 69 |
|
|
\item TTL de 3.3V (LVTTL).
|
| 70 |
|
|
\item CMOS de bajo voltaje (LVCMOS) en tensiones de 3.3V, 2.5V, 1.8V, 1.5V o 1.2V.
|
| 71 |
|
|
\item PCI de 3.3V a frecuencias de 33MHz o 66MHz.
|
| 72 |
|
|
\item HSTL I, II y III a 1.5V y 1.8V (comunmente usado en memorias).
|
| 73 |
|
|
\item SSTL I y II a 1.8V, 2.5V y 3.3V (comunmente usado en memorias).
|
| 74 |
|
|
\end{itemize}
|
| 75 |
|
|
|
| 76 |
|
|
Los estándares con terminacion diferencial que soportan son:
|
| 77 |
|
|
|
| 78 |
|
|
\begin{itemize}
|
| 79 |
|
|
\item Entradas/Salidas LVDS, mini-LVDS, RSDS y PPDS a 2.5V o 3.3V.
|
| 80 |
|
|
\item Bus LVDS a 2.5V.
|
| 81 |
|
|
\item TMDS a 3.3V.
|
| 82 |
|
|
\item HSTL y SSTL diferenciales.
|
| 83 |
|
|
\item Entradas LVPECL a 2.5V y 3.3V.
|
| 84 |
|
|
\end{itemize}
|
| 85 |
|
|
|
| 86 |
147 |
maximiq |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 87 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 88 |
149 |
maximiq |
|
| 89 |
147 |
maximiq |
\subsection{Requerimientos de alimentación}\label{phr:alimentacion}
|
| 90 |
|
|
|
| 91 |
149 |
maximiq |
El chip XC3S200A tiene varias entradas de alimentación que se describen de manera sucinta en la Tabla \ref{phr:powersignals}. La FPGA cuenta con un circuito especializado de \textsl{Power-On Reset} (POR) que controla tres tensiones de alimentación (VCCINT, VCCAUX y VCCO2) y mantiene al chip en estado de reset hasta que se alcanzan los niveles seguros de trabajo para proseguir con la carga del sistema.
|
| 92 |
|
|
|
| 93 |
147 |
maximiq |
\begin{table}[h]
|
| 94 |
|
|
\begin{center}
|
| 95 |
|
|
\begin{tabular}{|c|p{8cm}|p{5cm}|}
|
| 96 |
|
|
\hline
|
| 97 |
|
|
\textbf{Entrada} & \textbf{Descripción} & \textbf{Tensión nominal} \\ \hline
|
| 98 |
|
|
\hline
|
| 99 |
149 |
maximiq |
VCCINT & Es la tensión de alimentación del núcleo interno. Alimenta las funciones lógicas internas como los CLBs (\emph{Bloques Lógicos Configurables}) y los bloques de RAM. & 1.2V \\ \hline
|
| 100 |
|
|
VCCAUX & Fuente de tensión auxiliar. Alimenta elementos tales como los DCMs (\textsl{Digital Clock Managers}), drivers diferenciales, pines de configuración dedicados y la interfaz JTAG. & 2.5V o 3.3V \\ \hline
|
| 101 |
|
|
VCCO0 & Alimenta los buffers de salida del Banco de E/S número 0. & Seleccionable entre 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V. \\ \hline
|
| 102 |
|
|
VCCO1 & Alimenta los buffers de salida del Banco de E/S número 1. & Seleccionable entre 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V. \\ \hline
|
| 103 |
|
|
VCCO2 & Alimenta los buffers de salida del Banco de E/S número 2. & Seleccionable entre 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V. \\ \hline
|
| 104 |
|
|
VCCO3 & Alimenta los buffers de salida del Banco de E/S número 3. & Seleccionable entre 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V. \\ \hline
|
| 105 |
147 |
maximiq |
\end{tabular}
|
| 106 |
|
|
\end{center}
|
| 107 |
149 |
maximiq |
\caption[Voltajes de alimentación]{Voltajes de alimentación para la familia Spartan-3A.}
|
| 108 |
147 |
maximiq |
\label{phr:powersignals}
|
| 109 |
|
|
\end{table}
|
| 110 |
|
|
|
| 111 |
149 |
maximiq |
A diferencia de otras FPGAs, la XC3S200A no tiene requerimientos respecto de la secuencia en se deben activar las fuentes de alimentación, pero si respecto de la pendiente de arranque. Los tiempos de pendiente recomendados se muestran en la Tabla \ref{phr:ramprate}.
|
| 112 |
144 |
maximiq |
|
| 113 |
|
|
|
| 114 |
149 |
maximiq |
\begin{table}[h]
|
| 115 |
|
|
\begin{center}
|
| 116 |
|
|
\begin{tabular}{|c|l|c|c|}
|
| 117 |
|
|
\hline
|
| 118 |
|
|
\textbf{Símbolo} & \textbf{Descripción} & \textbf{Min} & \textbf{Max} \\ \hline
|
| 119 |
|
|
\hline
|
| 120 |
|
|
VCCINTR & Rampa desde GND a VCCINT & 0.2 ms & 100 ms \\ \hline
|
| 121 |
|
|
VCCAUXR & Rampa desde GND a VCCAUX & 0.2 ms & 100 ms \\ \hline
|
| 122 |
|
|
VCCO2R & Rampa desde GND a VCCO del Banco 2 & 0.2 ms & 100 ms \\ \hline
|
| 123 |
|
|
\end{tabular}
|
| 124 |
|
|
\end{center}
|
| 125 |
|
|
\caption[Rampas de las fuentes de alimentación]{Tiempos de subida para las rampas al encender las fuentes de alimentación.}
|
| 126 |
|
|
\label{phr:ramprate}
|
| 127 |
|
|
\end{table}
|
| 128 |
|
|
|
| 129 |
|
|
|
| 130 |
|
|
Para mas información referida al sistema de alimentación ver el capitulo \ref{s3power:chapter} en la pág. \pageref{s3power:chapter}.
|
| 131 |
|
|
|
| 132 |
|
|
|
| 133 |
|
|
|
| 134 |
|
|
|
| 135 |
|
|
\section{Configuración de la FPGA}
|
| 136 |
|
|
|
| 137 |
|
|
La FPGA al inicializarse no contiene dato alguno y para que pase a trabajar como lo desea el usuario debe que pasar por el proceso de configuración. Los datos se cargan desde el exterior en latches de configuración CMOS (CCLs según las iniciales en inglés) y usando alguno de los siguientes siete modos:
|
| 138 |
|
|
|
| 139 |
|
|
\begin{itemize}
|
| 140 |
|
|
\item Master Serial desde una memoria PROM Flash de Xilinx.
|
| 141 |
|
|
\item \textsl{Serial Peripheral Interface} (SPI) desde una memoria FLlash SPI.
|
| 142 |
|
|
\item \textsl{Byte Peripheral Interface} (BPI) desde una memoria NOR Flash.
|
| 143 |
|
|
\item Slave Serial, tipicamente cargada desde un procesador.
|
| 144 |
|
|
\item Slave Parallel, tipicamente cargada desde un procesador.
|
| 145 |
|
|
\item Boundary Scan (JTAG), tipicamente cargada desde un procesador.
|
| 146 |
|
|
\item MultiBoot configuration.
|
| 147 |
|
|
\end{itemize}
|
| 148 |
|
|
|
| 149 |
|
|
|
| 150 |
|
|
\begin{table}[h]
|
| 151 |
|
|
\begin{center}
|
| 152 |
|
|
\begin{tabular}{|c|l|}
|
| 153 |
|
|
\hline
|
| 154 |
|
|
\textbf{Pines M[2:0]} & \textbf{Modo} \\ \hline\hline
|
| 155 |
|
|
\cellcolor{yellow!65}<0:0:0> & \cellcolor{yellow!65} Modo \textsl{Master Serial (Platform Flash)} \\ \hline
|
| 156 |
|
|
<0:0:1> & Modo \textsl{Master SPI} \\ \hline
|
| 157 |
|
|
<0:1:0> & \textsl{BPI Up} \\ \hline
|
| 158 |
|
|
<0:1:1> & Reservado \\ \hline
|
| 159 |
|
|
<1:0:0> & Reservado \\ \hline
|
| 160 |
|
|
\cellcolor{yellow!65}<1:0:1> & \cellcolor{yellow!65}Modo JTAG \\ \hline
|
| 161 |
|
|
<1:1:0> & Modo \textsl{Slave Parallel} \\ \hline
|
| 162 |
|
|
<1:1:1> & Modo \textsl{Slave Serial} \\ \hline
|
| 163 |
|
|
\end{tabular}
|
| 164 |
|
|
\end{center}
|
| 165 |
|
|
\caption[Seteo de los modos de configuración]{Seteo de los modos de configuración para la familia Spartan-3A.}
|
| 166 |
|
|
\label{phr:modes}
|
| 167 |
|
|
\end{table}
|
| 168 |
|
|
|
| 169 |
|
|
|
| 170 |
|
|
\begin{figure}[h]
|
| 171 |
|
|
\begin{center}
|
| 172 |
|
|
\includegraphics{./img/phr/config_modes.pdf}
|
| 173 |
|
|
\end{center}
|
| 174 |
|
|
\caption[Esquematico conf modes]{Conf modes.}
|
| 175 |
|
|
\label{phr:confmodes}
|
| 176 |
|
|
\end{figure}
|
| 177 |
|
|
|
| 178 |
|
|
\subsection{Memoria PROM}
|
| 179 |
|
|
|
| 180 |
|
|
\subsection{Interfaz JTAG}
|
| 181 |
|
|
|
| 182 |
|
|
|
| 183 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 184 |
|
|
%NEW SECTION NEW SECTION NEW SECTION NEW SECTION NEW SECTION%
|
| 185 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 186 |
|
|
|
| 187 |
145 |
maximiq |
\section{Fuentes de \textsl{clock}}
|
| 188 |
144 |
maximiq |
|
| 189 |
149 |
maximiq |
La placa PHR provee a la FPGA de cuatro fuentes de reloj. El más rápido de los relojes oscila a una frecuencia de 50 MHz, mientras que los otros tres relojes mas lentos tienen una frecuencia seleccionable por usuario. En la Fig. \ref{intro:componentes} se indican con el numero 1 los jumpers con los cuales se eligen las frecuencias para éstos relojes.
|
| 190 |
144 |
maximiq |
|
| 191 |
149 |
maximiq |
Los pines de la FPGA a los cuales se asignan cada clock se muestran en la Tabla \ref{phr:pines-relojes}.
|
| 192 |
144 |
maximiq |
|
| 193 |
149 |
maximiq |
\begin{table}[h]
|
| 194 |
|
|
\begin{center}
|
| 195 |
|
|
\begin{tabular}{|c|c|c|c|c|}
|
| 196 |
|
|
\hline
|
| 197 |
|
|
\textbf{Reloj} & Fijo (50 MHz) & Seleccionable 1 & Seleccionable 2 & Seleccionable 3 \\ \hline
|
| 198 |
|
|
\textbf{Pin} & 43 & 44 & 41 & 40 \\ \hline
|
| 199 |
|
|
\end{tabular}
|
| 200 |
|
|
\end{center}
|
| 201 |
|
|
\caption[Pines para los relojes]{Pines para los relojes.}
|
| 202 |
|
|
\label{phr:pines-relojes}
|
| 203 |
|
|
\end{table}
|
| 204 |
|
|
|
| 205 |
|
|
|
| 206 |
145 |
maximiq |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 207 |
149 |
maximiq |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 208 |
|
|
|
| 209 |
|
|
\subsection{El reloj de 50 MHz}
|
| 210 |
|
|
|
| 211 |
|
|
|
| 212 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 213 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 214 |
|
|
|
| 215 |
|
|
\subsection{Relojes seleccionables}
|
| 216 |
|
|
|
| 217 |
|
|
\begin{figure}[h]
|
| 218 |
|
|
\begin{center}
|
| 219 |
|
|
\includegraphics{./img/phr/relojes.pdf}
|
| 220 |
|
|
\end{center}
|
| 221 |
|
|
\caption[Selectores para los relojes]{Selectores para los relojes.}
|
| 222 |
|
|
\label{phr:relojes}
|
| 223 |
|
|
\end{figure}
|
| 224 |
|
|
|
| 225 |
|
|
|
| 226 |
|
|
\begin{figure}[h]
|
| 227 |
|
|
\begin{center}
|
| 228 |
|
|
\includegraphics{./img/phr/relojesSeteo.pdf}
|
| 229 |
|
|
\end{center}
|
| 230 |
|
|
\caption[Selectores para los relojes]{Selectores para los relojes.}
|
| 231 |
|
|
\label{phr:relojesSeteo}
|
| 232 |
|
|
\end{figure}
|
| 233 |
|
|
|
| 234 |
|
|
|
| 235 |
|
|
|
| 236 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 237 |
145 |
maximiq |
%NEW SECTION NEW SECTION NEW SECTION NEW SECTION NEW SECTION%
|
| 238 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 239 |
144 |
maximiq |
|
| 240 |
|
|
\section{Periféricos}
|
| 241 |
145 |
maximiq |
|
| 242 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 243 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 244 |
|
|
|
| 245 |
144 |
maximiq |
\subsection{LEDs}
|
| 246 |
|
|
|
| 247 |
149 |
maximiq |
En la placa se encuentran ocho LEDs de montaje superficial indicados con el numero 10 en la Fig. \ref{intro:componentes}. Son etiquetados desde LED1 a LED8 y su relación con los pines de la FPGA se muestra en la Tabla \ref{phr:LEDpins}.
|
| 248 |
145 |
maximiq |
|
| 249 |
|
|
|
| 250 |
|
|
\begin{table}[h]
|
| 251 |
144 |
maximiq |
\begin{center}
|
| 252 |
145 |
maximiq |
\begin{tabular}{|c|c|c|c|c|c|c|c|c|}
|
| 253 |
144 |
maximiq |
\hline
|
| 254 |
145 |
maximiq |
\textbf{Periférico} & LED1 & LED2 & LED3 & LED4 & LED5 & LED6 & LED7 & LED8 \\ \hline
|
| 255 |
|
|
\textbf{Pin} & 84 & 86 & 89 & 93 & 98 & 3 & 5 & 7 \\ \hline
|
| 256 |
144 |
maximiq |
\end{tabular}
|
| 257 |
|
|
\end{center}
|
| 258 |
145 |
maximiq |
\caption[Pines para los LEDs]{Correspondencia entre los pines de la FPGA y los LEDs (periféricos).}
|
| 259 |
|
|
\label{phr:LEDpins}
|
| 260 |
144 |
maximiq |
\end{table}
|
| 261 |
|
|
|
| 262 |
146 |
maximiq |
Los cátodos de cada LED se conectan a potencial cero y los ánodos se conectan a los pines respectivos de la FPGA mediante un resistencia de 330 $\Omega$. Para enecender un determinado LED basta con poner en alto la señal de control.
|
| 263 |
145 |
maximiq |
|
| 264 |
|
|
|
| 265 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 266 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 267 |
|
|
|
| 268 |
|
|
\subsection{Pulsadores (\textsl{Tact switches})}
|
| 269 |
|
|
|
| 270 |
149 |
maximiq |
Están disponibles cuatro botones pulsadores como los esquematizados en la Fig. \ref{phr:tact} y son identificados con el numero 13 en la Fig. \ref{intro:componentes}. Los mismos son etiquetados como PBTN1, PBTN2, PBTN3 y PBTN4. Los pines de la FPGA relacionados con éstos periféricos se identifican en la Tabla \ref{phr:PBTNpins}. El esquemático detallado del circuito puede encontrarse en el Apéndice \ref{appendix:sche}.
|
| 271 |
145 |
maximiq |
|
| 272 |
|
|
\begin{figure}[b]
|
| 273 |
144 |
maximiq |
\begin{center}
|
| 274 |
|
|
\includegraphics{./img/phr/tact_switch.pdf}
|
| 275 |
|
|
\end{center}
|
| 276 |
145 |
maximiq |
\caption{\textsl{Tact switches}.}
|
| 277 |
144 |
maximiq |
\label{phr:tact}
|
| 278 |
|
|
\end{figure}
|
| 279 |
|
|
|
| 280 |
145 |
maximiq |
\begin{table}[h]
|
| 281 |
|
|
\begin{center}
|
| 282 |
|
|
\begin{tabular}{|c|c|c|c|c|}
|
| 283 |
|
|
\hline
|
| 284 |
|
|
\textbf{Periférico} & PBTN1 & PBTN2 & PBTN3 & PBTN4 \\ \hline
|
| 285 |
|
|
\textbf{Pin} & 77 & 78 & 82 & 83 \\ \hline
|
| 286 |
|
|
\end{tabular}
|
| 287 |
|
|
\end{center}
|
| 288 |
|
|
\caption[Pines para los \textsl{tact switches}]{Correspondencia entre los pines de la FPGA y los botones.}
|
| 289 |
|
|
\label{phr:PBTNpins}
|
| 290 |
|
|
\end{table}
|
| 291 |
144 |
maximiq |
|
| 292 |
145 |
maximiq |
Cuando se presiona alguno de los botones se genera un valor lógico alto en el pin asociado de la FPGA. No hay circuito antirrebote y ésto debe ser tenido en cuenta al momento de escribir el código que luego vaya a cargarse en el dispositivo.
|
| 293 |
|
|
|
| 294 |
|
|
|
| 295 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 296 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 297 |
|
|
|
| 298 |
144 |
maximiq |
\subsection{Llaves DIP}
|
| 299 |
|
|
|
| 300 |
149 |
maximiq |
Alternativamente a los pulsadores se puede optar como periféricos de entrada a unas llaves DIP como se muestran en la Fig. \ref{phr:DIP}. La ubicación de las llaves en la placa PHR se muestra con el índice numero 11 en la Fig. \ref{intro:componentes}. El circuito de éstas llaves puede consultarse en el Apéndice \ref{appendix:sche} y los pines de la FPGA que los controlan se revelan en la Tabla \ref{phr:DIPpins}.
|
| 301 |
144 |
maximiq |
|
| 302 |
145 |
maximiq |
\begin{table}[h]
|
| 303 |
|
|
\begin{center}
|
| 304 |
|
|
\begin{tabular}{|c|c|c|c|c|c|c|c|c|}
|
| 305 |
|
|
\hline
|
| 306 |
|
|
\textbf{Periférico} & SW1 & SW2 & SW3 & SW4 & SW5 & SW6 & SW7 & SW8 \\ \hline
|
| 307 |
|
|
\textbf{Pin} & 85 & 88 & 90 & 94 & 97 & 4 & 6 & 9 \\ \hline
|
| 308 |
|
|
\end{tabular}
|
| 309 |
|
|
\end{center}
|
| 310 |
|
|
\caption[Pines para las llavess]{Correspondencia entre los pines de la FPGA y las llaves.}
|
| 311 |
146 |
maximiq |
\label{phr:DIPpins}
|
| 312 |
145 |
maximiq |
\end{table}
|
| 313 |
144 |
maximiq |
|
| 314 |
146 |
maximiq |
Cuando una llave se coloca en la posición de \emph{encendido}, el pin de la FPGA correspondiente se pone a un valor lógico \emph{alto}. En contraposición, si la llave se coloca en la posicion \emph{apagado}, la FPGA leerá un valor lógico \emph{bajo}. Al igual que con el caso de los botones pulsadores, no se provee un circuito antirrebote, y debe ser tenido en cuenta en el diseño del sistema.
|
| 315 |
145 |
maximiq |
|
| 316 |
146 |
maximiq |
\begin{figure}[h]
|
| 317 |
|
|
\begin{center}
|
| 318 |
|
|
\includegraphics{./img/phr/DIPswitch.pdf}
|
| 319 |
|
|
\end{center}
|
| 320 |
|
|
\caption{\textsl{DIP switches}.}
|
| 321 |
|
|
\label{phr:DIP}
|
| 322 |
|
|
\end{figure}
|
| 323 |
|
|
|
| 324 |
|
|
|
| 325 |
145 |
maximiq |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 326 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 327 |
|
|
|
| 328 |
146 |
maximiq |
\subsection{Displays de 7 segmentos}
|
| 329 |
145 |
maximiq |
|
| 330 |
149 |
maximiq |
La placa PHR cuenta con un display de siete segmentos cuádruple de \emph{ánado comun} indicado con el índice 14 en la Fig. \ref{intro:componentes}. El circuito de conexión entre la FPGA y el display se muestra en la Fig. \ref{phr:quad7seg} y se resalta la denominación alfabética para los segmentos de cada display.
|
| 331 |
145 |
maximiq |
|
| 332 |
|
|
Ésta misma figura además muestra como ejemplo, el estado de los pines de la FPGA para indicar el numero 3 en la posición 2. Al tener ésta configuración, cada LED encenderá con un \emph{nivel bajo} en el pin correspondiente al segmento pero además necesitará que el ánodo del caracter particular esté energizado. Éste ultimo también es activo por bajo (\textsl{active low}).
|
| 333 |
|
|
|
| 334 |
144 |
maximiq |
\begin{figure}[h]
|
| 335 |
|
|
\begin{center}
|
| 336 |
|
|
\includegraphics{./img/phr/quad7seg.pdf}
|
| 337 |
|
|
\end{center}
|
| 338 |
146 |
maximiq |
\caption[Circuito del display de siete segmentos]{Conexionado del display de siete segmentos cuádruple.}
|
| 339 |
144 |
maximiq |
\label{phr:quad7seg}
|
| 340 |
|
|
\end{figure}
|
| 341 |
|
|
|
| 342 |
146 |
maximiq |
Para dar el efecto deseado de representar cuatro caracteres distintos a la vez, se recurre a la técnica de multiplexación en el dominio del tiempo. La técnica consiste en mostrar uno a uno y ciclicamente cada caracter a una frecuencia lo suficientemente alta para que el ojo humano persiva una imagen completa. Un diagrama temporal de las señales se muestra en la Fig. \ref{phr:multiplex}.
|
| 343 |
145 |
maximiq |
|
| 344 |
|
|
\begin{figure}[h]
|
| 345 |
|
|
\begin{center}
|
| 346 |
|
|
\includegraphics{./img/phr/multiplex.pdf}
|
| 347 |
|
|
\end{center}
|
| 348 |
146 |
maximiq |
\caption[Diagrama temporal de la multiplexación]{Diagrama temporal de la multiplexación.}
|
| 349 |
145 |
maximiq |
\label{phr:multiplex}
|
| 350 |
|
|
\end{figure}
|
| 351 |
|
|
|
| 352 |
146 |
maximiq |
Si bien el método requiere algo mas de complejidad que la conexion directa a cada segmento de cada display, reduce el numero de pines necesarios de $8 \times 4=32$ a $8+4=12$ lo cuál representa un significativo ahorro en recursos de hardware.
|
| 353 |
145 |
maximiq |
|
| 354 |
146 |
maximiq |
La Tabla \ref{phr:quad7seg:pines} muestra los pines de conexión de la FPGA a las distintas entradas del periférico. La Fig \ref{phr:quad7seg:chars} muestra las representaciones de los caracteres comunes en los displays de siete segmentos. Además de los dígitos, se pueden utilizar los caracteres desde la A a la F para representar numeros en notación hexadecimal.
|
| 355 |
145 |
maximiq |
|
| 356 |
|
|
\begin{table}[h]
|
| 357 |
|
|
\begin{center}
|
| 358 |
|
|
|
| 359 |
|
|
\begin{tabular}{|c|c|c|c|c|}
|
| 360 |
|
|
\hline
|
| 361 |
|
|
\textbf{Periférico} & Caracter1 & Caracter2 & Caracter3 & Caracter4 \\ \hline
|
| 362 |
|
|
\textbf{Pin} & 59 & 57 & 61 & 60 \\ \hline
|
| 363 |
|
|
\end{tabular}
|
| 364 |
|
|
|
| 365 |
|
|
\vspace{.2cm}
|
| 366 |
|
|
|
| 367 |
|
|
\begin{tabular}{|c|c|c|c|c|c|c|c|c|}
|
| 368 |
|
|
\hline
|
| 369 |
|
|
\textbf{Segmento} & A & B & C & D & E & F & G & DP \\ \hline
|
| 370 |
|
|
\textbf{Pin} & 65 & 64 & 72 & 70 & 68 & 62 & 73 & 71 \\ \hline
|
| 371 |
|
|
\end{tabular}
|
| 372 |
|
|
|
| 373 |
|
|
\end{center}
|
| 374 |
|
|
\caption[Pines para el diplay de segmentos]{Conexionado del diplay de 7 segmentos cuádruple a la FPGA.}
|
| 375 |
|
|
\label{phr:quad7seg:pines}
|
| 376 |
|
|
\end{table}
|
| 377 |
|
|
|
| 378 |
|
|
\begin{figure}[h]
|
| 379 |
|
|
\begin{center}
|
| 380 |
|
|
\includegraphics{./img/phr/chars.pdf}
|
| 381 |
|
|
\end{center}
|
| 382 |
146 |
maximiq |
\caption[Caracteres comunes en los displays de 7 segmentos]{Representación de caracteres comunes en los displays de siete segmentos.}
|
| 383 |
145 |
maximiq |
\label{phr:quad7seg:chars}
|
| 384 |
|
|
\end{figure}
|
| 385 |
|
|
|
| 386 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 387 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 388 |
|
|
|
| 389 |
144 |
maximiq |
\subsection{Puerto serie}
|
| 390 |
|
|
|
| 391 |
149 |
maximiq |
La placa PHR dispone de un puerto serial RS-232. El conector DB9 hembra/macho se señala con el numero 15 en la Fig. \ref{intro:componentes}. La placa representa un \textsl{Data Communications Equipment} (DCE) y se puede conectar a una computadora personal con un cable serial derecho.
|
| 392 |
146 |
maximiq |
|
| 393 |
|
|
La Fig. \ref{phr:3232} muestra el circuito de la interfaz entre la FPGA y el conector DB9. Un chip (ST3232) permite una alimentación de entre 3V y 5.5V y utiliza un conjunto de capacitores para alcanzar los niveles de tensión RS-232, garantizando tasas de transferencia de hasta 250 kbps.
|
| 394 |
|
|
|
| 395 |
|
|
El control de flujo por hardware está desabilitado. Las lineas de DCD, DTR y DSR se conectan entre sí. Analogamente para las señales RTS y CTS.
|
| 396 |
|
|
|
| 397 |
|
|
Los pines de la FPGA que controlan las señales seriales se muestran en la Tabla \ref{phr:RS232pins}.
|
| 398 |
144 |
maximiq |
\begin{figure}[h]
|
| 399 |
|
|
\begin{center}
|
| 400 |
|
|
\includegraphics{./img/phr/3232.pdf}
|
| 401 |
|
|
\end{center}
|
| 402 |
146 |
maximiq |
\caption[Circuito de la interfaz RS-232]{Circuito de la interfaz RS-232.}
|
| 403 |
144 |
maximiq |
\label{phr:3232}
|
| 404 |
|
|
\end{figure}
|
| 405 |
|
|
|
| 406 |
146 |
maximiq |
\begin{table}[h]
|
| 407 |
|
|
\begin{center}
|
| 408 |
|
|
\begin{tabular}{|c|c|c|}
|
| 409 |
|
|
\hline
|
| 410 |
|
|
\textbf{Señal serial} & RX & TX \\ \hline
|
| 411 |
|
|
\textbf{Pin en la FPGA} & 52 & 56 \\ \hline
|
| 412 |
|
|
\end{tabular}
|
| 413 |
|
|
\end{center}
|
| 414 |
|
|
\caption[Pines para la conexión RS-232]{Correspondencia entre los pines de la FPGA y el puerto serie RS-232.}
|
| 415 |
|
|
\label{phr:RS232pins}
|
| 416 |
|
|
\end{table}
|
| 417 |
145 |
maximiq |
|
| 418 |
146 |
maximiq |
|
| 419 |
145 |
maximiq |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 420 |
|
|
%NEW SECTION NEW SECTION NEW SECTION NEW SECTION NEW SECTION%
|
| 421 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 422 |
|
|
|
| 423 |
|
|
|
| 424 |
|
|
\section{Entradas y salidas de propósito general}
|
| 425 |
|
|
|
| 426 |
146 |
maximiq |
Para que el usuario realice prototipos, use placas de expansión de terceros o diseñe sus propias placas de expansión, se proveen dos conectores, uno macho y otro hembra, que pueden reconocerse respectivamente con los numeros 2 y 3 en la Fig. \ref{intro:componentes}. Una imagen ampliada se muestra en la Fig. \ref{phr:gpio} indicando además la numeración de los pines. La mayoria de éstos pines estan conectados directamente al chip FPGA tal como lo muestra la Tabla \ref{phr:GPIOpins}. También se proveen pines de alimentación de 3.3V y GND.
|
| 427 |
|
|
|
| 428 |
145 |
maximiq |
\begin{figure}[h]
|
| 429 |
|
|
\begin{center}
|
| 430 |
|
|
\includegraphics{./img/phr/gpio_header.pdf}
|
| 431 |
|
|
\end{center}
|
| 432 |
146 |
maximiq |
\caption[Conectores de propósito general]{Conectores para entradas y salidas de propósito general.}
|
| 433 |
145 |
maximiq |
\label{phr:gpio}
|
| 434 |
|
|
\end{figure}
|
| 435 |
|
|
|
| 436 |
146 |
maximiq |
\begin{table}[h]
|
| 437 |
|
|
\begin{center}
|
| 438 |
|
|
\begin{tabular}{|r|c|c|l|}
|
| 439 |
|
|
\hline
|
| 440 |
|
|
\multicolumn{4}{ |c| }{\emph{Conector macho}} \\
|
| 441 |
|
|
\hline
|
| 442 |
|
|
\hline
|
| 443 |
|
|
\textbf{Conectado a} & \textbf{Pin} & \textbf{Pin} & \textbf{Conectado a} \\ \hline\hline
|
| 444 |
|
|
FPGA Pin 39 & 1 & 2 & FPGA Pin 50 \\ \hline
|
| 445 |
|
|
FPGA Pin 37 & 3 & 4 & FPGA Pin 49 \\ \hline
|
| 446 |
|
|
FPGA Pin 36 & 5 & 6 & FPGA Pin 46 \\ \hline
|
| 447 |
|
|
FPGA Pin 35 & 7 & 8 & FPGA Pin 34 \\ \hline
|
| 448 |
|
|
FPGA Pin 33 & 9 & 10 & FPGA Pin 32 \\ \hline
|
| 449 |
|
|
FPGA Pin 31 & 11 & 12 & FPGA Pin 30 \\ \hline
|
| 450 |
|
|
FPGA Pin 29 & 13 & 14 & +3.3V \\ \hline
|
| 451 |
|
|
FPGA Pin 28 & 15 & 16 & No conectado\\ \hline
|
| 452 |
|
|
FPGA Pin 27 & 17 & 18 & GND \\ \hline
|
| 453 |
|
|
\end{tabular}
|
| 454 |
|
|
\hspace{.1cm}
|
| 455 |
|
|
\begin{tabular}{|r|c|c|l|}
|
| 456 |
|
|
\hline
|
| 457 |
|
|
\multicolumn{4}{ |c| }{\emph{Conector hembra}} \\
|
| 458 |
|
|
\hline
|
| 459 |
|
|
\hline
|
| 460 |
|
|
\textbf{Conectado a} & \textbf{Pin} & \textbf{Pin} & \textbf{Conectado a} \\ \hline\hline
|
| 461 |
|
|
FPGA Pin 21 & 1 & 2 & FPGA Pin 20 \\ \hline
|
| 462 |
|
|
FPGA Pin 19 & 3 & 4 & FPGA Pin 16 \\ \hline
|
| 463 |
|
|
FPGA Pin 15 & 5 & 6 & FPGA Pin 13 \\ \hline
|
| 464 |
|
|
FPGA Pin 12 & 7 & 8 & +3.3V \\ \hline
|
| 465 |
|
|
FPGA Pin 10 & 9 & 10 & GND \\ \hline
|
| 466 |
|
|
\end{tabular}
|
| 467 |
|
|
\end{center}
|
| 468 |
|
|
\caption[Pines para las \textsl{GPIO}]{Conexión de los pines para las entradas/salidas de propósitogeneral.}
|
| 469 |
|
|
\label{phr:GPIOpins}
|
| 470 |
|
|
\end{table}
|
