| 1 |
424 |
maximiq |
|
| 2 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 3 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 4 |
|
|
%NEW CHAPTER NEW CHAPTER NEW CHAPTER NEW CHAPTER NEW CHAPTER%
|
| 5 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 6 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 7 |
|
|
|
| 8 |
|
|
\chapter{La placa PHR}\label{phr:chapter}
|
| 9 |
|
|
|
| 10 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 11 |
|
|
%NEW SECTION NEW SECTION NEW SECTION NEW SECTION NEW SECTION%
|
| 12 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 13 |
|
|
|
| 14 |
|
|
\section{El chip FPGA}
|
| 15 |
|
|
|
| 16 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 17 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 18 |
|
|
|
| 19 |
|
|
\subsection{Características principales}
|
| 20 |
|
|
|
| 21 |
|
|
\begin{itemize}
|
| 22 |
|
|
\item Número de compuertas: 200K
|
| 23 |
|
|
\item Celdas lógicas equivalentes: 4032
|
| 24 |
|
|
\item CLBs: 448 (distribuidos en 32 filas y 16 columnas)
|
| 25 |
|
|
\item Bits de RAM distribuida: 28K
|
| 26 |
|
|
\item Bits de Bloques de RAM: 288K
|
| 27 |
|
|
\item Multiplicadores dedicados: 16
|
| 28 |
|
|
\item DCMs: 4
|
| 29 |
|
|
\item Máximo número de E/S = 248
|
| 30 |
|
|
\item E/S pares diferenciales máximo: 112
|
| 31 |
|
|
|
| 32 |
|
|
\end{itemize}
|
| 33 |
|
|
|
| 34 |
|
|
|
| 35 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 36 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 37 |
|
|
|
| 38 |
|
|
\subsection{Descripción de la arquitectura}
|
| 39 |
|
|
|
| 40 |
|
|
La familia Spartan-3A tiene cinco bloques fundamentales a tener en cuenta respecto de la arquitectura:
|
| 41 |
|
|
|
| 42 |
|
|
\begin{description}
|
| 43 |
|
|
|
| 44 |
|
|
\item[Bloques Lógicos Configurables (CLBs)] contienen \textsl{Look-Up Tables} (LUTs) que implementan funciones lógicas y además sirven como elementos de almacenamiento.
|
| 45 |
|
|
|
| 46 |
|
|
\item[Bloques de Entrada/Salida (IOBs)] controlan el flujo de datos entre los pines de E/S y la lógica interna del dispositivo. Los IOBs soportan datos en forma bidireccional además de la operación 3-state.
|
| 47 |
|
|
|
| 48 |
|
|
\item[Bloque de RAM] sirve como forma de almacenamiento.
|
| 49 |
|
|
|
| 50 |
|
|
\item[Bloques multiplicadores] aceptan como entrada dos números de 18 bits cada uno y calcula el producto entre ambos.
|
| 51 |
|
|
|
| 52 |
|
|
\item[Bloque DCM (\textsl{Digital Clock Manager})] tiene la capacidad para distribuir, retardar, multiplicar, dividir y desplazar en fase las señales de clock.
|
| 53 |
|
|
|
| 54 |
|
|
\end{description}
|
| 55 |
|
|
|
| 56 |
|
|
\begin{figure}[h]
|
| 57 |
|
|
\begin{center}
|
| 58 |
|
|
\includegraphics{./img/phr/arquitectura.pdf}
|
| 59 |
|
|
\end{center}
|
| 60 |
|
|
\caption[Bloques fundamentales de la FPGA]{Bloques fundamentales de la FPGA.}
|
| 61 |
|
|
\label{phr:arquitectura}
|
| 62 |
|
|
\end{figure}
|
| 63 |
|
|
|
| 64 |
|
|
Para el caso del chip XC3S200A, la Fig. \ref{phr:arquitectura} muestra la organización de estos bloques fundamentales dentro del dispositivo. Los IOBs se ubican alrededor de la matriz de CLBs. Los bloques de memoria RAM se encuentran en dos columnas, en cada una se disponen varios bloques de RAM de 18 Kbit asociados con un multiplicador dedicado. Dos DCM se ubican en el centro hacia arriba y otros dos en el centro hacia abajo.
|
| 65 |
|
|
|
| 66 |
|
|
|
| 67 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 68 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 69 |
|
|
|
| 70 |
|
|
\subsection{Capacidades de E/S}
|
| 71 |
|
|
|
| 72 |
|
|
La familia Spartan-3A soporta varios estándares para sus entradas y salidas que deberán ser configurados apropiadamente para el uso específico.
|
| 73 |
|
|
|
| 74 |
|
|
\begin{itemize}
|
| 75 |
|
|
\item Terminales simples
|
| 76 |
|
|
%Para el caso de terminaciones simples estas FPGAs cumplen con:
|
| 77 |
|
|
\begin{itemize}
|
| 78 |
|
|
\item TTL de 3.3V (LVTTL).
|
| 79 |
|
|
\item CMOS de bajo voltaje (LVCMOS) en tensiones de 3.3V, 2.5V, 1.8V, 1.5V o 1.2V.
|
| 80 |
|
|
\item PCI de 3.3V a frecuencias de 33MHz o 66MHz.
|
| 81 |
|
|
\item HSTL I, II y III a 1.5V y 1.8V (comúnmente usado en memorias).
|
| 82 |
|
|
\item SSTL I y II a 1.8V, 2.5V y 3.3V (comúnmente usado en memorias).
|
| 83 |
|
|
\end{itemize}
|
| 84 |
|
|
|
| 85 |
|
|
%Los estándares con terminación diferencial que soportan son:
|
| 86 |
|
|
\item Terminales diferenciales
|
| 87 |
|
|
\begin{itemize}
|
| 88 |
|
|
\item Entradas/Salidas LVDS, mini-LVDS, RSDS y PPDS a 2.5V o 3.3V.
|
| 89 |
|
|
\item Bus LVDS a 2.5V.
|
| 90 |
|
|
\item TMDS a 3.3V.
|
| 91 |
|
|
\item HSTL y SSTL diferenciales.
|
| 92 |
|
|
\item Entradas LVPECL a 2.5V y 3.3V.
|
| 93 |
|
|
\end{itemize}
|
| 94 |
|
|
\end{itemize}
|
| 95 |
|
|
|
| 96 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 97 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 98 |
|
|
|
| 99 |
|
|
\subsection{Requerimientos de alimentación}\label{phr:alimentacion}
|
| 100 |
|
|
|
| 101 |
|
|
El chip XC3S200A tiene varias entradas de alimentación que se describen de manera sucinta en la Tabla \ref{phr:powersignals}. La FPGA cuenta con un circuito especializado de \textsl{Power-On Reset} (POR) que controla tres tensiones de alimentación (VCCINT, VCCAUX y VCCO2) y mantiene al chip en estado de reset hasta que se alcanzan los niveles seguros de trabajo para proseguir con la carga del sistema.
|
| 102 |
|
|
|
| 103 |
|
|
|
| 104 |
|
|
\begin{table}[h]
|
| 105 |
|
|
\begin{center}
|
| 106 |
|
|
\begin{tabular}{|c|p{13cm}|}
|
| 107 |
|
|
\hline
|
| 108 |
|
|
\textbf{Entrada} & \textbf{Descripción}\\ \hline
|
| 109 |
|
|
\hline
|
| 110 |
|
|
VCCINT & Es la tensión de alimentación del núcleo interno. Alimenta las funciones lógicas internas como los CLBs (\emph{Bloques Lógicos Configurables}) y los bloques de RAM. \\ \hline
|
| 111 |
|
|
VCCAUX & Fuente de tensión auxiliar. Alimenta elementos tales como los DCMs (\textsl{Digital Clock Managers}), drivers diferenciales, pines de configuración dedicados y la interfaz JTAG. \\ \hline
|
| 112 |
|
|
VCCO0 & Alimenta los buffers de salida del Banco de E/S número 0. \\ \hline
|
| 113 |
|
|
VCCO1 & Alimenta los buffers de salida del Banco de E/S número 1. \\ \hline
|
| 114 |
|
|
VCCO2 & Alimenta los buffers de salida del Banco de E/S número 2. \\ \hline
|
| 115 |
|
|
VCCO3 & Alimenta los buffers de salida del Banco de E/S número 3. \\ \hline
|
| 116 |
|
|
\end{tabular}
|
| 117 |
|
|
\end{center}
|
| 118 |
|
|
\caption[Voltajes de alimentación]{Voltajes de alimentación para la familia Spartan-3A.}
|
| 119 |
|
|
\label{phr:powersignals}
|
| 120 |
|
|
\end{table}
|
| 121 |
|
|
|
| 122 |
|
|
A diferencia de otras FPGAs, la XC3S200A no tiene requerimientos respecto de la secuencia en se deben activar las fuentes de alimentación, pero si respecto de la pendiente de arranque. Los tiempos de pendiente recomendados se muestran en la Tabla \ref{phr:ramprate}.
|
| 123 |
|
|
|
| 124 |
|
|
|
| 125 |
|
|
\begin{table}[h]
|
| 126 |
|
|
\begin{center}
|
| 127 |
|
|
\begin{tabular}{|c|l|c|c|}
|
| 128 |
|
|
\hline
|
| 129 |
|
|
\textbf{Símbolo} & \textbf{Descripción} & \textbf{Min} & \textbf{Max} \\ \hline
|
| 130 |
|
|
\hline
|
| 131 |
|
|
VCCINTR & Rampa desde GND a VCCINT & 0.2 ms & 100 ms \\ \hline
|
| 132 |
|
|
VCCAUXR & Rampa desde GND a VCCAUX & 0.2 ms & 100 ms \\ \hline
|
| 133 |
|
|
VCCO2R & Rampa desde GND a VCCO del Banco 2 & 0.2 ms & 100 ms \\ \hline
|
| 134 |
|
|
\end{tabular}
|
| 135 |
|
|
\end{center}
|
| 136 |
|
|
\caption[Rampas de las fuentes de alimentación]{Tiempos de subida para las rampas al encender las fuentes de alimentación.}
|
| 137 |
|
|
\label{phr:ramprate}
|
| 138 |
|
|
\end{table}
|
| 139 |
|
|
|
| 140 |
|
|
|
| 141 |
|
|
Para mas información referida al sistema de alimentación ver el capitulo \ref{s3power:chapter} en la pág. \pageref{s3power:chapter}.
|
| 142 |
|
|
|
| 143 |
|
|
|
| 144 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 145 |
|
|
%NEW SECTION NEW SECTION NEW SECTION NEW SECTION NEW SECTION%
|
| 146 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 147 |
|
|
|
| 148 |
|
|
\section{Configuración de la FPGA}\label{phr:sec:fpga_conf}
|
| 149 |
|
|
|
| 150 |
|
|
La FPGA al inicializarse no contiene dato alguno y para que trabaje como lo desea el usuario debe pasar por el proceso de \emph{configuración}. Los datos se cargan desde el exterior en \textsl{latches} de configuración CMOS (CCLs según las iniciales en inglés) y usando alguno de los siguientes modos aplicables a la familia Spartan-3A:
|
| 151 |
|
|
|
| 152 |
|
|
\begin{itemize}
|
| 153 |
|
|
\item \textsl{Master Serial} desde una memoria PROM Flash de Xilinx.
|
| 154 |
|
|
\item \textsl{Serial Peripheral Interface} (SPI) desde una memoria Flash SPI.
|
| 155 |
|
|
\item \textsl{Byte Peripheral Interface} (BPI) desde una memoria NOR Flash.
|
| 156 |
|
|
\item \textsl{Slave Serial}, típicamente cargada desde un procesador.
|
| 157 |
|
|
\item \textsl{Slave Parallel}, típicamente cargada desde un procesador.
|
| 158 |
|
|
\item \textsl{Boundary Scan} (JTAG), típicamente cargada desde un procesador.
|
| 159 |
|
|
\end{itemize}
|
| 160 |
|
|
|
| 161 |
|
|
La elección de cada uno de los modos se hace mediante tres pines de la FPGA a los que se hace referencia con M[2:0]. La Tabla \ref{phr:modes} muestra cuales son los valores lógicos de los modos aplicables para ésta familia de FPGA, y se resaltan aquellos a los que se recurre en la placa PHR.
|
| 162 |
|
|
|
| 163 |
|
|
\begin{table}[h!]
|
| 164 |
|
|
\begin{center}
|
| 165 |
|
|
\begin{tabular}{|c|l|}
|
| 166 |
|
|
\hline
|
| 167 |
|
|
\textbf{Pines M[2:0]} & \textbf{Modo} \\ \hline\hline
|
| 168 |
|
|
\cellcolor{yellow!65}\textbf{<0:0:0>} & \cellcolor{yellow!65}\textbf{Modo \textsl{Master Serial} } \\ \hline
|
| 169 |
|
|
<0:0:1> & Modo \textsl{Master SPI} \\ \hline
|
| 170 |
|
|
<0:1:0> & \textsl{BPI Up} \\ \hline
|
| 171 |
|
|
<0:1:1> & Reservado \\ \hline
|
| 172 |
|
|
<1:0:0> & Reservado \\ \hline
|
| 173 |
|
|
\cellcolor{yellow!65}\textbf{<1:0:1>} & \cellcolor{yellow!65}\textbf{Modo JTAG } \\ \hline
|
| 174 |
|
|
<1:1:0> & Modo \textsl{Slave Parallel} \\ \hline
|
| 175 |
|
|
<1:1:1> & Modo \textsl{Slave Serial} \\ \hline
|
| 176 |
|
|
\end{tabular}
|
| 177 |
|
|
\end{center}
|
| 178 |
|
|
\caption[Seteo de los modos de configuración]{Seteo de los modos de configuración para la familia Spartan-3A. Se resaltan los usados en la placa PHR.}
|
| 179 |
|
|
\label{phr:modes}
|
| 180 |
|
|
\end{table}
|
| 181 |
|
|
|
| 182 |
|
|
En la placa PHR los modos utilizados son el \emph{JTAG} (a través de la placa OOCDLink) y el \emph{Master Serial} (desde la memoria PROM XCF02S). Cuando se elije el primer método se configura el chip con una computadora que debe correr una aplicación al efecto. Asimismo, para aplicar el segundo método, hay que usar la placa OOCDLink para programar la PROM al menos una vez. De ahí en mas, con cada ciclo de arranque de la FPGA, ésta tendrá la posibilidad de trabajar en forma independiente de la computadora cargando los datos pre-grabados en la memoria.
|
| 183 |
|
|
|
| 184 |
|
|
La Fig. \ref{phr:confmodes} muestra el diagrama de como se ve la elección del modo de configuración a un nivel físico. Sin puente alguno se leen 3.3V en los pines M0 y M2, mientras que se lee 0V en M1 (la FPGA recibirá los datos desde JTAG). Al colocar un jumper entre los pines 1 y 2 la tensión de M0 y M2 es de 0 V (la FPGA intentará cargar desde la PROM).
|
| 185 |
|
|
|
| 186 |
|
|
\begin{figure}[h!]
|
| 187 |
|
|
\begin{center}
|
| 188 |
|
|
\includegraphics{./img/phr/config_modes.pdf}
|
| 189 |
|
|
\end{center}
|
| 190 |
|
|
\caption[Modos de configuración]{Modos de configuración.}
|
| 191 |
|
|
\label{phr:confmodes}
|
| 192 |
|
|
\end{figure}
|
| 193 |
|
|
|
| 194 |
|
|
A nivel de usuario la selección se trata simplemente de cambiar la posición del jumper indicado con 5 en la Fig. \ref{intro:componentes}. Una ilustración de las dos posibles vías que toman los datos para alcanzar la FPGA se muestra en la Fig. \ref{phr:confmodes_sche}.
|
| 195 |
|
|
|
| 196 |
|
|
|
| 197 |
|
|
\begin{figure}[h!]
|
| 198 |
|
|
\begin{center}
|
| 199 |
|
|
\includegraphics[width=15cm]{./img/phr/conf_mod_sche.pdf}
|
| 200 |
|
|
\end{center}
|
| 201 |
|
|
\caption[Modos de configuración]{Modos de configuración.}
|
| 202 |
|
|
\label{phr:confmodes_sche}
|
| 203 |
|
|
\end{figure}
|
| 204 |
|
|
|
| 205 |
|
|
|
| 206 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 207 |
|
|
%NEW SECTION NEW SECTION NEW SECTION NEW SECTION NEW SECTION%
|
| 208 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 209 |
|
|
|
| 210 |
|
|
\section{Fuentes de \textsl{clock}} \label{phr:sec:clocks}
|
| 211 |
|
|
|
| 212 |
|
|
La placa PHR provee a la FPGA de cuatro fuentes de reloj. El mas rápido de ellos tiene una frecuencia de oscilación fija de 50 MHz. El resto tienen frecuencias seleccionables por usuario. En la Fig. \ref{intro:componentes} se indican con el numero 1 los jumpers con los cuales se eligen las frecuencias para estos relojes.
|
| 213 |
|
|
|
| 214 |
|
|
Los pines de la FPGA a los cuales se asignan cada clock se muestran en la Tabla \ref{phr:pines-relojes}. Estos son pines de \textsl{Global Clock} que están especialmente diseñados para tratar señales de alta frecuencia. Proveen una capacidad asociada muy baja y un retardo uniforme para cada bloque dentro del chip.
|
| 215 |
|
|
|
| 216 |
|
|
\begin{table}[h!]
|
| 217 |
|
|
\begin{center}
|
| 218 |
|
|
\begin{tabular}{|c|c|c|c|c|}
|
| 219 |
|
|
\hline
|
| 220 |
|
|
\textbf{Reloj} & Fijo (50 MHz) & Reloj seleccionable 1 & Reloj seleccionable 2 & Reloj seleccionable 3 \\ \hline
|
| 221 |
|
|
\textbf{Pin} & 43 & 44 & 41 & 40 \\ \hline
|
| 222 |
|
|
\end{tabular}
|
| 223 |
|
|
\end{center}
|
| 224 |
|
|
\caption[Pines para los relojes]{Pines para los relojes.}
|
| 225 |
|
|
\label{phr:pines-relojes}
|
| 226 |
|
|
\end{table}
|
| 227 |
|
|
|
| 228 |
|
|
|
| 229 |
|
|
|
| 230 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 231 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 232 |
|
|
|
| 233 |
|
|
\subsection{El reloj de 50 MHz}
|
| 234 |
|
|
|
| 235 |
|
|
Esta frecuencia se genera con el dispositivo ACOL-50MHZ-EK, que tiene un oscilador a cristal y encuentra aplicaciones en chips digitales y microprocesadores. Se alimenta con un bajo nivel de tensión (3.3V) y su salida es compatible con HCMOS y TTL.
|
| 236 |
|
|
|
| 237 |
|
|
|
| 238 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 239 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 240 |
|
|
|
| 241 |
|
|
\subsection{Relojes seleccionables}\label{phr:sec:clock}
|
| 242 |
|
|
|
| 243 |
|
|
El conjunto de relojes se basa en un cristal y el chip contador MC74HC4060A. Una frecuencia principal de 16 MHz es dividida en dos sucesivamente por el contador para obtener todas las frecuencias seleccionables.
|
| 244 |
|
|
|
| 245 |
|
|
Los pines para selección de los relojes se muestran en la Fig. \ref{phr:relojes}. En los primeros dos relojes se puede elegir una de entre cuatro frecuencias mientras que para el tercer reloj se puede elegir una de entre tres frecuencias.
|
| 246 |
|
|
|
| 247 |
|
|
\begin{figure}[h!]
|
| 248 |
|
|
\begin{center}
|
| 249 |
|
|
\includegraphics{./img/phr/relojes.pdf}
|
| 250 |
|
|
\end{center}
|
| 251 |
|
|
\caption[Selectores de los relojes en la placa]{Selectores de los relojes en la placa.}
|
| 252 |
|
|
\label{phr:relojes}
|
| 253 |
|
|
\end{figure}
|
| 254 |
|
|
|
| 255 |
|
|
El conexionado de los jumpers para los clocks se muestra junto con las posibles frecuencias seleccionables en la Fig. \ref{phr:relojesSeteo}.
|
| 256 |
|
|
|
| 257 |
|
|
\begin{figure}[h!]
|
| 258 |
|
|
\begin{center}
|
| 259 |
|
|
\includegraphics{./img/phr/relojesSeteo.pdf}
|
| 260 |
|
|
\end{center}
|
| 261 |
|
|
\caption[Configuración de los relojes]{Disposición de los jumpers para la configuración de los relojes.}
|
| 262 |
|
|
\label{phr:relojesSeteo}
|
| 263 |
|
|
\end{figure}
|
| 264 |
|
|
|
| 265 |
|
|
|
| 266 |
|
|
|
| 267 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 268 |
|
|
%NEW SECTION NEW SECTION NEW SECTION NEW SECTION NEW SECTION%
|
| 269 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 270 |
|
|
|
| 271 |
|
|
\section{Periféricos}\label{phr:sec:perifericos}
|
| 272 |
|
|
|
| 273 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 274 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 275 |
|
|
|
| 276 |
|
|
\subsection{LEDs}
|
| 277 |
|
|
|
| 278 |
|
|
En la placa se encuentran ocho LEDs de montaje superficial indicados con el numero 10 en la Fig. \ref{intro:componentes}. Son etiquetados desde LED1 a LED8 y su relación con los pines de la FPGA se muestra en la Tabla \ref{phr:LEDpins}.
|
| 279 |
|
|
|
| 280 |
|
|
|
| 281 |
|
|
\begin{table}[h!]
|
| 282 |
|
|
\begin{center}
|
| 283 |
|
|
\begin{tabular}{|c|c|c|c|c|c|c|c|c|}
|
| 284 |
|
|
\hline
|
| 285 |
|
|
\textbf{Periférico} & LED1 & LED2 & LED3 & LED4 & LED5 & LED6 & LED7 & LED8 \\ \hline
|
| 286 |
|
|
\textbf{Pin} & 84 & 86 & 89 & 93 & 98 & 3 & 5 & 9 \\ \hline
|
| 287 |
|
|
\end{tabular}
|
| 288 |
|
|
\end{center}
|
| 289 |
|
|
\caption[Pines para los LEDs]{Correspondencia entre los pines de la FPGA y los LEDs (periféricos).}
|
| 290 |
|
|
\label{phr:LEDpins}
|
| 291 |
|
|
\end{table}
|
| 292 |
|
|
|
| 293 |
|
|
Los cátodos de cada LED se conectan a potencial cero y los ánodos se conectan a los pines respectivos de la FPGA mediante un resistencia de 330 $\Omega$. Para encender un determinado LED basta con poner en alto la señal de control.
|
| 294 |
|
|
|
| 295 |
|
|
|
| 296 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 297 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 298 |
|
|
|
| 299 |
|
|
\subsection{Pulsadores (\textsl{Tact switches})}
|
| 300 |
|
|
|
| 301 |
|
|
Están disponibles cuatro botones pulsadores como los esquematizados en la Fig. \ref{phr:tact} y son identificados con el numero 13 en la Fig. \ref{intro:componentes}. Los mismos son etiquetados como PBTN1, PBTN2, PBTN3 y PBTN4. Los pines de la FPGA relacionados con estos periféricos se identifican en la Tabla \ref{phr:PBTNpins}. El esquemático detallado del circuito puede encontrarse en el Apéndice \ref{appendix:sche}.
|
| 302 |
|
|
|
| 303 |
|
|
\begin{figure}[h!]
|
| 304 |
|
|
\begin{center}
|
| 305 |
|
|
\includegraphics{./img/phr/tact_switch.pdf}
|
| 306 |
|
|
\end{center}
|
| 307 |
|
|
\caption{\textsl{Tact switches}.}
|
| 308 |
|
|
\label{phr:tact}
|
| 309 |
|
|
\end{figure}
|
| 310 |
|
|
|
| 311 |
|
|
\begin{table}[h!]
|
| 312 |
|
|
\begin{center}
|
| 313 |
|
|
\begin{tabular}{|c|c|c|c|c|}
|
| 314 |
|
|
\hline
|
| 315 |
|
|
\textbf{Periférico} & PBTN1 & PBTN2 & PBTN3 & PBTN4 \\ \hline
|
| 316 |
|
|
\textbf{Pin} & 68 & 78 & 82 & 83 \\ \hline
|
| 317 |
|
|
\end{tabular}
|
| 318 |
|
|
\end{center}
|
| 319 |
|
|
\caption[Pines para los botones]{Correspondencia entre los pines de la FPGA y los botones.}
|
| 320 |
|
|
\label{phr:PBTNpins}
|
| 321 |
|
|
\end{table}
|
| 322 |
|
|
|
| 323 |
|
|
Cuando se presiona alguno de los botones se genera un valor lógico alto en el pin asociado de la FPGA. No hay circuito antirrebote y esto debe ser tenido en cuenta al momento de escribir el código que luego vaya a cargarse en el dispositivo.
|
| 324 |
|
|
|
| 325 |
|
|
|
| 326 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 327 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 328 |
|
|
|
| 329 |
|
|
\subsection{Llaves DIP}
|
| 330 |
|
|
|
| 331 |
|
|
Alternativamente a los pulsadores se pueden utilizar como periféricos de entrada unas llaves DIP como las que se muestran en la Fig. \ref{phr:DIP}. La ubicación de las llaves en la placa PHR se muestra con el índice numero 11 en la Fig. \ref{intro:componentes}. El circuito de estas llaves puede consultarse en el Apéndice \ref{appendix:sche} y los pines de la FPGA que los controlan se revelan en la Tabla \ref{phr:DIPpins}.
|
| 332 |
|
|
|
| 333 |
|
|
\begin{table}[h!]
|
| 334 |
|
|
\begin{center}
|
| 335 |
|
|
\begin{tabular}{|c|c|c|c|c|c|c|c|c|}
|
| 336 |
|
|
\hline
|
| 337 |
|
|
\textbf{Periférico} & SW1 & SW2 & SW3 & SW4 & SW5 & SW6 & SW7 & SW8 \\ \hline
|
| 338 |
|
|
\textbf{Pin} & 85 & 88 & 90 & 94 & 97 & 4 & 6 & 7 \\ \hline
|
| 339 |
|
|
\end{tabular}
|
| 340 |
|
|
\end{center}
|
| 341 |
|
|
\caption[Pines para las llaves]{Correspondencia entre los pines de la FPGA y las llaves.}
|
| 342 |
|
|
\label{phr:DIPpins}
|
| 343 |
|
|
\end{table}
|
| 344 |
|
|
|
| 345 |
|
|
Cuando una llave se coloca en la posición de \emph{encendido}, el pin de la FPGA correspondiente se pone a un valor lógico \emph{alto}. En contraposición, si la llave se coloca en la posición \emph{apagado}, la FPGA leerá un valor lógico \emph{bajo}. Al igual que con el caso de los botones pulsadores, no se provee un circuito antirrebote.
|
| 346 |
|
|
|
| 347 |
|
|
\begin{figure}[h!]
|
| 348 |
|
|
\begin{center}
|
| 349 |
|
|
\includegraphics{./img/phr/DIPswitch.pdf}
|
| 350 |
|
|
\end{center}
|
| 351 |
|
|
\caption{\textsl{DIP switches}.}
|
| 352 |
|
|
\label{phr:DIP}
|
| 353 |
|
|
\end{figure}
|
| 354 |
|
|
|
| 355 |
|
|
|
| 356 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 357 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 358 |
|
|
|
| 359 |
|
|
\subsection{Displays de 7 segmentos}
|
| 360 |
|
|
|
| 361 |
|
|
La placa PHR cuenta con un display de siete segmentos cuádruple de \emph{ánodo común} indicado con el índice 14 en la Fig. \ref{intro:componentes}. El circuito de conexión entre la FPGA y el display se muestra en la Fig. \ref{phr:quad7seg} y se resalta la denominación alfabética para los segmentos de cada display.
|
| 362 |
|
|
|
| 363 |
|
|
Esta misma figura además muestra como ejemplo, el estado de los pines de la FPGA para indicar el numero 3 en la posición 2. Al tener esta configuración, cada LED encenderá con un \emph{nivel bajo} en el pin correspondiente al segmento pero además necesitará que el ánodo del carácter particular esté energizado. Este ultimo también es activo por bajo (\textsl{active low}).
|
| 364 |
|
|
|
| 365 |
|
|
\begin{figure}[h!]
|
| 366 |
|
|
\begin{center}
|
| 367 |
|
|
\includegraphics{./img/phr/quad7seg.pdf}
|
| 368 |
|
|
\end{center}
|
| 369 |
|
|
\caption[Circuito del display de siete segmentos]{Conexionado del display de siete segmentos cuádruple.}
|
| 370 |
|
|
\label{phr:quad7seg}
|
| 371 |
|
|
\end{figure}
|
| 372 |
|
|
|
| 373 |
|
|
Para dar el efecto deseado de representar cuatro caracteres distintos a la vez, se recurre a la técnica de multiplexación en el dominio del tiempo. La técnica consiste en mostrar uno a uno y cíclicamente cada carácter a una frecuencia lo suficientemente alta para que el ojo humano persiva una imagen completa\footnote{Una frecuencia de aproximadamente 1 kHz está disponible fácilmente para utilizar en el barrido.}. Un diagrama temporal de las señales se muestra en la Fig. \ref{phr:multiplex}.
|
| 374 |
|
|
|
| 375 |
|
|
\begin{figure}[h!]
|
| 376 |
|
|
\begin{center}
|
| 377 |
|
|
\includegraphics{./img/phr/multiplex.pdf}
|
| 378 |
|
|
\end{center}
|
| 379 |
|
|
\caption[Diagrama temporal de la multiplexación]{Diagrama temporal de la multiplexación.}
|
| 380 |
|
|
\label{phr:multiplex}
|
| 381 |
|
|
\end{figure}
|
| 382 |
|
|
|
| 383 |
|
|
Si bien el método requiere algo mas de complejidad que la conexión directa a cada segmento de cada display, reduce el numero de pines necesarios de $8 \times 4=32$ a $8+4=12$ lo cuál representa un significativo ahorro en recursos de hardware.
|
| 384 |
|
|
|
| 385 |
|
|
La Tabla \ref{phr:quad7seg:pines} muestra los pines de conexión de la FPGA a las distintas entradas del periférico. La Fig \ref{phr:quad7seg:chars} muestra las representaciones de los caracteres comunes en los displays de siete segmentos. Además de los dígitos, se pueden utilizar los caracteres desde la A a la F para representar números en notación hexadecimal.
|
| 386 |
|
|
|
| 387 |
|
|
\begin{table}[h!]
|
| 388 |
|
|
\begin{center}
|
| 389 |
|
|
|
| 390 |
|
|
\begin{tabular}{|c|c|c|c|c|}
|
| 391 |
|
|
\hline
|
| 392 |
|
|
\textbf{Periférico} & Caracter1 & Caracter2 & Caracter3 & Caracter4 \\
|
| 393 |
|
|
& (unidad) & (decena) & (centena) & (unid. de mil) \\ \hline
|
| 394 |
|
|
\textbf{Pin} & 59 & 57 & 61 & 60 \\ \hline
|
| 395 |
|
|
\end{tabular}
|
| 396 |
|
|
|
| 397 |
|
|
\vspace{.2cm}
|
| 398 |
|
|
|
| 399 |
|
|
\begin{tabular}{|c|c|c|c|c|c|c|c|c|}
|
| 400 |
|
|
\hline
|
| 401 |
|
|
\textbf{Segmento} & A & B & C & D & E & F & G & DP \\ \hline
|
| 402 |
|
|
\textbf{Pin} & 65 & 64 & 72 & 70 & 77 & 62 & 73 & 71 \\ \hline
|
| 403 |
|
|
\end{tabular}
|
| 404 |
|
|
|
| 405 |
|
|
\end{center}
|
| 406 |
|
|
\caption[Pines para el diplay de segmentos]{Conexionado del diplay de 7 segmentos cuádruple a la FPGA.}
|
| 407 |
|
|
\label{phr:quad7seg:pines}
|
| 408 |
|
|
\end{table}
|
| 409 |
|
|
|
| 410 |
|
|
\begin{figure}[h!]
|
| 411 |
|
|
\begin{center}
|
| 412 |
|
|
\includegraphics{./img/phr/chars.pdf}
|
| 413 |
|
|
\end{center}
|
| 414 |
|
|
\caption[Caracteres comunes en los displays de 7 segmentos]{Representación de caracteres comunes en los displays de siete segmentos.}
|
| 415 |
|
|
\label{phr:quad7seg:chars}
|
| 416 |
|
|
\end{figure}
|
| 417 |
|
|
|
| 418 |
|
|
|
| 419 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 420 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 421 |
|
|
|
| 422 |
|
|
\subsection{Puerto serie}
|
| 423 |
|
|
|
| 424 |
|
|
La placa PHR dispone de un puerto serial RS-232. El conector DB9 se señala con el numero 15 en la Fig. \ref{intro:componentes}. La placa representa un \textsl{Data Communications Equipment} (DCE) y se puede conectar a una computadora personal con un cable serial derecho.
|
| 425 |
|
|
|
| 426 |
|
|
La Fig. \ref{phr:3232} muestra el circuito de la interfaz entre la FPGA y el conector DB9. Un chip (ST3232) permite una alimentación de entre 3V y 5.5V y utiliza un conjunto de capacitores para alcanzar los niveles de tensión RS-232, garantizando tasas de transferencia de hasta 250 kbps.
|
| 427 |
|
|
|
| 428 |
|
|
El control de flujo por hardware está deshabilitado. Las lineas de DCD, DTR y DSR se conectan entre sí. Analogamente para las señales RTS y CTS.
|
| 429 |
|
|
|
| 430 |
|
|
Los pines de la FPGA que controlan las señales seriales se muestran en la Tabla \ref{phr:RS232pins}.
|
| 431 |
|
|
\begin{figure}[h!]
|
| 432 |
|
|
\begin{center}
|
| 433 |
|
|
\includegraphics{./img/phr/3232.pdf}
|
| 434 |
|
|
\end{center}
|
| 435 |
|
|
\caption[Circuito de la interfaz RS-232]{Circuito de la interfaz RS-232.}
|
| 436 |
|
|
\label{phr:3232}
|
| 437 |
|
|
\end{figure}
|
| 438 |
|
|
|
| 439 |
|
|
\begin{table}[h!]
|
| 440 |
|
|
\begin{center}
|
| 441 |
|
|
\begin{tabular}{|c|c|c|}
|
| 442 |
|
|
\hline
|
| 443 |
|
|
\textbf{Señal serial} & RX & TX \\ \hline
|
| 444 |
|
|
\textbf{Pin en la FPGA} & 52 & 56 \\ \hline
|
| 445 |
|
|
\end{tabular}
|
| 446 |
|
|
\end{center}
|
| 447 |
|
|
\caption[Pines para la conexión RS-232]{Correspondencia entre los pines de la FPGA y el puerto serie RS-232.}
|
| 448 |
|
|
\label{phr:RS232pins}
|
| 449 |
|
|
\end{table}
|
| 450 |
|
|
|
| 451 |
|
|
|
| 452 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 453 |
|
|
%NEW SECTION NEW SECTION NEW SECTION NEW SECTION NEW SECTION%
|
| 454 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 455 |
|
|
|
| 456 |
|
|
\section{Entradas y salidas de propósito general} \label{phr:sec:gpio}
|
| 457 |
|
|
|
| 458 |
|
|
Para que el usuario realice prototipos, use placas de expansión de terceros o diseñe sus propias placas de expansión, se provee un conector que puede reconocerse con el número 3 en la Fig. \ref{intro:componentes}. Una imagen ampliada se muestra en la Fig. \ref{phr:gpio}. La mayoría de estos pines están conectados directamente al chip FPGA tal como lo muestra la Tabla \ref{phr:GPIOpins}. También se proveen pines de alimentación de 3.3V y GND.
|
| 459 |
|
|
|
| 460 |
|
|
\begin{figure}[h!]
|
| 461 |
|
|
\begin{center}
|
| 462 |
|
|
\includegraphics{./img/phr/gpio_header.pdf}
|
| 463 |
|
|
\end{center}
|
| 464 |
|
|
\caption[Conectores de propósito general]{Conectores para entradas y salidas de propósito general.}
|
| 465 |
|
|
\label{phr:gpio}
|
| 466 |
|
|
\end{figure}
|
| 467 |
|
|
|
| 468 |
|
|
\begin{table}[h!]
|
| 469 |
|
|
\begin{center}
|
| 470 |
|
|
\begin{tabular}{|c|c|c|c|c|c|}
|
| 471 |
|
|
\hline
|
| 472 |
|
|
\multicolumn{6}{ |c| }{\emph{GPIO P2}} \\
|
| 473 |
|
|
\hline
|
| 474 |
|
|
\hline
|
| 475 |
|
|
\textbf{Dir} & \textbf{Conectado a} & \textbf{Pin} & \textbf{Pin} & \textbf{Conectado a} & \textbf{Dir} \\ \hline\hline
|
| 476 |
|
|
E & FPGA Pin 39 & 1 & 2 & FPGA Pin 50 & E/S \\ \hline
|
| 477 |
|
|
E/S & FPGA Pin 37 & 3 & 4 & FPGA Pin 49 & E/S \\ \hline
|
| 478 |
|
|
E/S & FPGA Pin 36 & 5 & 6 & FPGA Pin 46 & E/S \\ \hline
|
| 479 |
|
|
E/S & FPGA Pin 35 & 7 & 8 & FPGA Pin 34 & E/S \\ \hline
|
| 480 |
|
|
E/S & FPGA Pin 33 & 9 & 10 & FPGA Pin 32 & E/S \\ \hline
|
| 481 |
|
|
E/S & FPGA Pin 31 & 11 & 12 & FPGA Pin 30 & E/S \\ \hline
|
| 482 |
|
|
E/S & FPGA Pin 29 & 13 & 14 & FPGA Pin 28 & E/S \\ \hline
|
| 483 |
|
|
E/S & FPGA Pin 27 & 15 & 16 & FPGA Pin 21 & E \\ \hline
|
| 484 |
|
|
E/S & FPGA Pin 20 & 17 & 18 & FPGA Pin 19 & E/S \\ \hline
|
| 485 |
|
|
E/S & FPGA Pin 16 & 19 & 20 & FPGA Pin 15 & E/S \\ \hline
|
| 486 |
|
|
E/S & FPGA Pin 13 & 21 & 22 & FPGA Pin 12 & E/S \\ \hline
|
| 487 |
|
|
E/S & FPGA Pin 10 & 23 & 24 & No conectado & \\ \hline
|
| 488 |
|
|
& +3.3V & 25 & 26 & GND & \\ \hline
|
| 489 |
|
|
\end{tabular}
|
| 490 |
|
|
|
| 491 |
|
|
\end{center}
|
| 492 |
|
|
\caption[Pines para las E/S de propósito general]{Conexión de los pines para las entradas/salidas de propósito general.}
|
| 493 |
|
|
\label{phr:GPIOpins}
|
| 494 |
|
|
\end{table}
|
