OpenCores
URL https://opencores.org/ocsvn/phr/phr/trunk

Subversion Repositories phr

[/] [phr/] [trunk/] [doc/] [informe-tesis/] [reports/] [schedule_2013-08-01/] [schedule.tex] - Blame information for rev 148

Go to most recent revision | Details | Compare with Previous | View Log

Line No. Rev Author Line
1 90 guanucolui 
%$Id $
2 
\documentclass[11pt,a4paper,oneside]{article}
3 
\usepackage[utf8]{inputenc}
4 
\usepackage[spanish]{babel}
5 
\usepackage{acronym}
6 
\usepackage{graphicx}
7 
\usepackage{multicol}
8 
\usepackage{balance}
9 
%\usepackage{subfig}
10 
%\usepackage[cm]{fullpage}
11 
\usepackage[a4paper]{geometry}
12 
%\usepackage{subfigure}
13 
\usepackage{float}
14 
\usepackage{fancyhdr}
15 
\usepackage{caption}
16 
\usepackage{subcaption}
17 
\usepackage{amssymb}
18 125 guanucolui 
\title{Plataforma de hardware reconfigurable \\ \small{Armado, Testeo y Documentación de las placas (primeras versiones)}}
19 90 guanucolui 
\author{Luis A. Guanuco}
20 
\date{Agosto 2013}
21 
\pagestyle{fancy}
22 
\addtolength{\textheight}{2cm}
23 
%\addtolength{\voffset}{-1cm}
24 
%\addtolength{\textwidth}{1cm}
25 
 
26 
\begin{document}
27 
 
28 
\maketitle{}
29 
 
30 
%\chead{\includegraphics[width=0.1\textwidth]{images/logov2_ES}}
31 
\begin{figure}[h]
32 
  \centering
33 
  \includegraphics[width=0.3\textwidth]{images/logov2_ES}
34 
\end{figure}
35 
 
36 
\section{Introducción}
37 
 
38 125 guanucolui 
Luego de la etapa de prototipado se ha logrado las primeras versiones de las diferentes placas. Junto a la documentación generada en anteriores reportes se completa el ciclo de desarrollo del proyecto. En el presente reporte se describirá tan solo la etapa final que hace referencia al subtítulo del informe \emph{Armado, Testeo y Documentación de las placas}.
39 90 guanucolui 
 
40 125 guanucolui 
\section{Armado}
41 
\label{sec:armado}
42 
 
43 
En anteriores reportes se han realizado el proceso de armado de las placas, en aquellas oportunidades se trabajó con versiones prototipos. Para evitar repetir los procesos la presentación de los procesos llevados adelante en estas versiones de las placas será como sigue,
44 
 
45 
\begin{itemize}
46 
\item Identificación de los componentes.
47 
\item Instalación y reconocimiento de las herramientas necesarias para el proceso de soldadura \ac{SMD}.
48 
\item Testeo visual (utilización de cámaras con zoom) y eléctrico sobre los pines de alimentación de los dispositivos \ac{SMD}, especialmente los dispositivos semiconductores.
49 
\end{itemize}
50 
 
51 
\section{Placas}
52 
\label{sec:placas}
53 
 
54 
Las placas que se han armado son,
55 
 
56 
\begin{itemize}
57 
\item OOCDLinks
58 
\item S3Power
59 
\item PHRBoard
60 
\end{itemize}
61 
 
62 
Las primeras dos placas ya fueron testeadas anteriormente pero en estas versiones se presentan cambios que no son significativos. La última placa es la continuación del desarrollo llevado anteriormente con la placa FPGA (PHR version BETA)\cite{schedule_2012-08-24}. Se anexará al final del reporte las observaciones sobre las potenciales modificaciones que han sido resultado del testeo que se describirán en las secciones siguientes.
63 
 
64 
\subsection{OOCDLinks}
65 
\label{sec:oocdlinks}
66 
 
67 
En la Figura \ref{fig:oocdlink-sch} se puede ver el circuito esquemático de la placa OOCDLinks, se aclara que con esta figura se distingan los componentes, pues esto se presenta en la sección de Anexos. En esta versión se ha modificado la posición del conector USB, en relación con la primera versión armada. Además se agregó cuatro agujeros que permitirán sujetar la placa en algún gabinete o soporte de base.  En la Figura \ref{fig:oocdlik-pcb-layers} se muestra el PCB con la distribución de los componentes. En las Figuras \ref{fig:oocdlink-pcb-3d-1} y \ref{fig:oocdlink-pcb-3d-2} se tienen los modelos en 3D de la placa. La versión final de la placa, con los componentes montados, se puede ver en las Figuras \ref{fig:oocdlink-foto-1} y \ref{fig:oocdlink-foto-2}.
68 
 
69 
\begin{figure}[ht]
70 
  \centering
71 
  \includegraphics[width=8cm]{images_informe_adec/OOCDLink-pcb-layers}
72 
  \caption{Distribución de los componentes en la placa \emph{OOCDLink}.}
73 
  \label{fig:oocdlik-pcb-layers}
74 
\end{figure}
75 
 
76 
\begin{figure}[hb]
77 
  \begin{subfigure}{0.5\textwidth}
78 
    \centering
79 
    \includegraphics[width=\textwidth]{images_informe_adec/OOCDLinks-pcb-3d-1}
80 
    \caption{Perspectiva 1.}
81 
    \label{fig:oocdlink-pcb-3d-1}
82 
  \end{subfigure}
83 
  % --
84 
  \begin{subfigure}{0.5\textwidth}
85 
    \centering
86 
    \includegraphics[width=\textwidth]{images_informe_adec/OOCDLinks-pcb-3d-2}
87 
    \caption{Perspectiva 2.}
88 
    \label{fig:oocdlink-pcb-3d-2}
89 
  \end{subfigure}
90 
  \caption{Modelo en 3D de la placa \emph{OOCDLink}.}
91 
  \label{fig:oocdlink-pcb-3d}
92 
\end{figure}
93 
 
94 
\begin{figure}[h]
95 
  \begin{subfigure}{0.5\textwidth}
96 
    \centering
97 
    \includegraphics[width=\textwidth]{images_informe_adec/OOCD_placa-foto-1}
98 
    \caption{Perspectiva 1.}
99 
    \label{fig:oocdlink-foto-1}
100 
  \end{subfigure}
101 
  % --
102 
  \begin{subfigure}{0.5\textwidth}
103 
    \centering
104 
    \includegraphics[width=\textwidth]{images_informe_adec/OOCD_placa-foto-2}
105 
    \caption{Perspectiva 2.}
106 
    \label{fig:oocdlink-foto-2}
107 
  \end{subfigure}
108 
  \caption{Fotografías de la placa \emph{OOCDLink}.}
109 
  \label{fig:oocdlink-foto}
110 
\end{figure}
111 
 
112 
 
113 
 
114 90 guanucolui 
\begin{thebibliography}{}
115 125 guanucolui 
  \bibitem{schedule_2012-08-24} Luis A. Guanuco, ``Plataforma de hardware reconfigurable (Armado - Testeo y Documentación de las placas de prototipaje)'', Agosto 2012, 2.3.4.~FPGA (PHR version BETA), 8~p.
116 90 guanucolui 
  \bibitem{openocd-manual-autoprobing} \ac{openocd}, ``\ac{openocd} User's Guide'', 25 de Noviembre del 2012, 10.7~Autoprobing, 58~p., Versión 0.7.0-dev
117 
\end{thebibliography}
118 
 
119 
\newpage{}
120 125 guanucolui 
\clearpage{}
121 90 guanucolui 
\appendix{}
122 
 
123 
\section{Acrónimos}
124 
\begin{acronym}
125 
  \acro{PHR}[PHR]{Plataforma de Hardware Reconfigurable}
126 
  \acro{openocd}[OpenOCD]{\textsl{Open On-Chip Debugger}}
127 
  \acro{jtag}[JTAG]{\textsl{Joint Test Action Group}}
128 
  \acro{TAP}[TAP]{\textsl{Test Access Port}}
129 
  \acro{SVF}[SVF]{\textsl{Serial Vector Format}}
130 
  \acro{CPLD}[CPLD]{\textsl{Complex Programmable Logical Device}}
131 
  \acro{FPGA}[FPGA]{\textsl{Field Programmable Gate Array}}
132 
  \acro{PROM}[PROM]{\textsl{Programmable Read-Only Memory}}
133 
  \acro{SO}[SO]{sistema operativo}
134 
  \acro{GPL}[GPL]{\textsl{General Public License}}
135 
  \acro{UTN-FRC}{Universidad Tecnológica Nacional -- Facultad Regional Córdoba}
136 125 guanucolui 
  \acro{SMD}{\textsl{Surface Mount Soldering}}
137 90 guanucolui 
\end{acronym}
138 
 
139 
\section{Repositorio de proyecto}
140 
 
141 
El proyecto se encuentra alojado en los servidores de \emph{OpenCores}. Por lo que se puede acceder a los repositorios mediante el siguiente link, \texttt{http://opencores.org/project,phr}
142 
De todas formas se pueden comunicar por correo, \texttt{guanucoluis@gmail.com}.
143 
 
144 
\end{document}

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.