OpenCores
URL https://opencores.org/ocsvn/phr/phr/trunk

Subversion Repositories phr

[/] [phr/] [trunk/] [doc/] [informe-tesis/] [reports/] [schedule_2013-08-01/] [schedule.tex] - Blame information for rev 402

Go to most recent revision | Details | Compare with Previous | View Log

Line No. Rev Author Line
1 233 guanucolui 
% $Id: schedule.tex 227 2014-04-14 14:03:54Z guanucoluis $
2 90 guanucolui 
\documentclass[11pt,a4paper,oneside]{article}
3 
\usepackage[utf8]{inputenc}
4 
\usepackage[spanish]{babel}
5 
\usepackage{acronym}
6 
\usepackage{graphicx}
7 
\usepackage{multicol}
8 
\usepackage{balance}
9 
%\usepackage{subfig}
10 
%\usepackage[cm]{fullpage}
11 
\usepackage[a4paper]{geometry}
12 
%\usepackage{subfigure}
13 
\usepackage{float}
14 
\usepackage{fancyhdr}
15 
\usepackage{caption}
16 
\usepackage{subcaption}
17 
\usepackage{amssymb}
18 125 guanucolui 
\title{Plataforma de hardware reconfigurable \\ \small{Armado, Testeo y Documentación de las placas (primeras versiones)}}
19 90 guanucolui 
\author{Luis A. Guanuco}
20 233 guanucolui 
\date{Agosto 2013\\\scriptsize{$LastChangedRevision: 242 $}}
21 90 guanucolui 
\pagestyle{fancy}
22 
\addtolength{\textheight}{2cm}
23 
%\addtolength{\voffset}{-1cm}
24 
%\addtolength{\textwidth}{1cm}
25 
 
26 
\begin{document}
27 
 
28 
\maketitle{}
29 
 
30 
%\chead{\includegraphics[width=0.1\textwidth]{images/logov2_ES}}
31 
\begin{figure}[h]
32 
  \centering
33 
  \includegraphics[width=0.3\textwidth]{images/logov2_ES}
34 
\end{figure}
35 
 
36 226 guanucolui 
\tableofcontents{}
37 
 
38 90 guanucolui 
\section{Introducción}
39 
 
40 239 guanucolui 
Luego de la etapa de prototipado se ha logrado las primeras versiones de las diferentes placas. Junto a la documentación generada en anteriores reportes se completa el ciclo de desarrollo del proyecto en su primer versión. En el presente reporte se describirá la etapa final que hace referencia al subtítulo del informe \emph{Armado, Testeo y Documentación de las placas}.
41 90 guanucolui 
 
42 226 guanucolui 
En esta etapa también se documentan las futuras modificaciones ya sean por errores que se hayan encontrado o por mejoras para futuras versiones.
43 
 
44 233 guanucolui 
\section{Conceptos para el Armado}
45 125 guanucolui 
\label{sec:armado}
46 
 
47 226 guanucolui 
Aquí se busca una metodología a implementar en el proceso de armado de las placas. Si bien a primera vista resulta una actividad sencilla, aquí se utilizan tecnologías \ac{SMD} para los encapsulados y al tener varios componentes es necesario documentar el proceso a seguir. Además se tiene en cuenta que la documentación generada será útil para otros proyectos similares. El proceso de armado podría componerse por,
48 125 guanucolui 
 
49 
\begin{itemize}
50 
\item Identificación de los componentes.
51 
\item Instalación y reconocimiento de las herramientas necesarias para el proceso de soldadura \ac{SMD}.
52 
\item Testeo visual (utilización de cámaras con zoom) y eléctrico sobre los pines de alimentación de los dispositivos \ac{SMD}, especialmente los dispositivos semiconductores.
53 
\end{itemize}
54 
 
55 226 guanucolui 
\subsection{Identificación  de los componentes}
56 
\label{sec:arm-ide-comp}
57 
 
58 
Para el armado de las diferentes placas, en principio, se podría suponer que se quieren montar y soldar todos los componentes. Por lo tanto se necesitará disponer de la lista de componentes por cada una de las placas. Se debe tener en cuenta que los componentes \ac{SMD} son de dimensiones muy pequeñas y para algunos dispositivos pasivos no se encuentra visible su valor.
59 
 
60 
Por otro lado, los componentes que tienen una gran cantidad de pines y dimensiones chicas (como por ejemplo los encapsulados \ac{SMD} de los microprocesadores, QFN) son los primeros en ser soldados. Al requerir mayor precisión en la ubicación sobre sus pines es recomendable que no se tenga la incomodidad de otros componentes en aproximaciones del componente.
61 
 
62 
\begin{figure}[hb]
63 
  \begin{subfigure}{0.3\textwidth}
64 
    \centering
65 
    \includegraphics[width=\textwidth]{images/smd-sold-simple}
66 
    \caption{Soldadura simple.}
67 
    \label{fig:smd-sold-simple}
68 
  \end{subfigure}
69 
  \hfill
70 
  % --
71 
  \begin{subfigure}{0.3\textwidth}
72 
    \centering
73 
    \includegraphics[width=\textwidth]{images/smd-sold-media}
74 
    \caption{Soldadura media.}
75 
    \label{fig:smd-sold-media}
76 
  \end{subfigure}
77 
  \hfill
78 
  % --
79 
  \begin{subfigure}{0.2\textwidth}
80 
    \centering
81 
    \includegraphics[width=\textwidth]{images/smd-sold-complex}
82 
    \caption{Soldadura compleja.}
83 
    \label{fig:smd-sold-complex}
84 
  \end{subfigure}
85 
  % --
86 
  \caption{Diferentes niveles de complejidad en el soldado de componentes con varios pines \ac{SMD}.}
87 
  \label{fig:oocdlink-pcb-3d}
88 
\end{figure}
89 
 
90 
\subsection{Herramientas para soldadura \ac{SMD}}
91 
\label{sec:arm-smd-tools}
92 
 
93 233 guanucolui 
La soldadura de componentes \ac{SMD} fácilmente puede ser realizada con los soladores comunes. Los equipos especializados para la soldadura de componentes \ac{SMD} son costosos y en algunos casos innecesarios o fácilmente suplantado con soldadores básicos. Lo que realmente marca una diferencia entre realizar una buena o mala soldadura es tener en cuenta,
94 226 guanucolui 
 
95 233 guanucolui 
\begin{description}
96 
\item[... un buen Flux] El flux es una resina adherente, que mejora substancialmente la adherencia del estaño. Esta sustancia se presenta en dos formas, una líquida y otra en pasta.
97 
\item[... una buena máscara del PCB] La máscara de una placa PCB permite identificar el área sobre el pads que está en contacto con pin/pines de componente a soldar. Esta máscara es de un material aislante y térmicamente resistente al proceso de soldadura. De no existir esta capa sobre el cobre, el estaño se desplazaría por todas las pistas.
98 
\end{description}
99 
 
100 
Obviamente que se necesitarán otras herramientas comunes como son,
101 
 
102 
\begin{itemize}
103 
\item Lupa o cámara de video con zoom óptico y digital
104 
\item Estaño de 0.5 mm de diámetro
105 
\item Pinzas para sostener componentes pequeños (SMD)
106 
\item Alcohol isopropílico y telas de algodón
107 
\item Mallas de cobre para retirar estaño
108 
\end{itemize}
109 
 
110 
Cada una de las placas que se armaron siguieron la estructura planteada. En las secciones siguientes se muestran las diferentes placas ya listas y se realizarán observaciones que se encontraron en su armado.
111 
 
112 
\section{Placas armadas}
113 125 guanucolui 
\label{sec:placas}
114 
 
115 233 guanucolui 
Las placas que se listan a continuación fueron armadas en el orden cronológico dispuesto. El orden fue propuesto por la complejidad que presentan cada una de ellas y la rapidez con la que se podría probar independientemente una de otra.
116 125 guanucolui 
 
117 
\begin{itemize}
118 
\item OOCDLinks
119 
\item S3Power
120 
\item PHRBoard
121 
\end{itemize}
122 
 
123 233 guanucolui 
Las primeras dos placas ya fueron testeadas anteriormente pero en estas versiones se presentan cambios que no son significativos. La última placa es la continuación del desarrollo llevado anteriormente con la placa FPGA (PHR version BETA)\cite{schedule_2012-08-24}.
124 125 guanucolui 
 
125 233 guanucolui 
En la descripción de cada una de las placas armadas se marcarán las \emph{modificaciones} necesarias para mejorar las próximas versiones.
126 125 guanucolui 
 
127 233 guanucolui 
\newpage{}
128 
\clearpage{}
129 
\subsection{OOCDLink}
130 
\label{sec:oocdlink}
131 125 guanucolui 
 
132 233 guanucolui 
\begin{figure}[h!]
133 125 guanucolui 
  \centering
134 233 guanucolui 
  \includegraphics[width=0.3\textwidth]{images_informe_adec/OOCDLink-pcb-layers}
135 125 guanucolui 
  \caption{Distribución de los componentes en la placa \emph{OOCDLink}.}
136 
  \label{fig:oocdlik-pcb-layers}
137 
\end{figure}
138 
 
139 233 guanucolui 
\begin{figure}[h!]
140 
  \begin{subfigure}{0.5\textwidth}
141 
    \centering
142 
    \includegraphics[width=\textwidth]{images_informe_adec/OOCDLinks-pcb-3d-1}
143 
    \caption{Perspectiva 1.}
144 
    \label{fig:oocdlink-pcb-3d-1}
145 
  \end{subfigure}
146 
  % --
147 
  \begin{subfigure}{0.5\textwidth}
148 
    \centering
149 
    \includegraphics[width=\textwidth]{images_informe_adec/OOCDLinks-pcb-3d-2}
150 
    \caption{Perspectiva 2.}
151 
    \label{fig:oocdlink-pcb-3d-2}
152 
  \end{subfigure}
153 
  \caption{Modelo en 3D de la placa \emph{OOCDLink}.}
154 
  \label{fig:oocdlink-pcb-3d}
155 
\end{figure}
156 
 
157 
\begin{figure}[h!]
158 
  \begin{subfigure}{0.5\textwidth}
159 
    \centering
160 
    \includegraphics[width=\textwidth]{images_informe_adec/OOCD_placa-foto-1}
161 
    \caption{Perspectiva 1.}
162 
    \label{fig:oocdlink-foto-1}
163 
  \end{subfigure}
164 
  % --
165 
  \begin{subfigure}{0.5\textwidth}
166 
    \centering
167 
    \includegraphics[width=\textwidth]{images_informe_adec/OOCD_placa-foto-2}
168 
    \caption{Perspectiva 2.}
169 
    \label{fig:oocdlink-foto-2}
170 
  \end{subfigure}
171 
  \caption{Fotografías de la placa \emph{OOCDLink}.}
172 
  \label{fig:oocdlink-foto}
173 
\end{figure}
174 
 
175 
\subsubsection{Modificaciones}
176 
\label{sec:oocdlink-modif}
177 
 
178 
La placa OOCDLink fue la primera en ser armada y probada. Sobre esta placa se realizó un reporte \cite{schedule_2012-03-20} donde se explica como usar con diferentes placas que implementan el protocolo JTAG para la programación y depuración del dispositivo central utilizado. En el proceso de testeo se encontraron varios cambios a implementar en las nuevas versiones. A continuación se describen los más relevantes.
179 
 
180 
\paragraph{Gabinete}
181 
 
182 
Se podría pensar en dimensionar la nueva versión de la placa para que quepa en algún gabinete estándar. Por lo pronto la versión actual tiene agujeros para sujetar en un principio a una base de acrílico.
183 
 
184 
\paragraph{Eliminar resistores}
185 
 
186 
Se podría pensar en eliminar los resistores que se encuentran conectados entre el FT2232D y el conector JTAG. Estos resistores son: $R17$, $R18$ y $R19$. Originalmente se utilizaban los resistores para que la tensión $V_{REF}$, a $3.3V$, y las señales $TDI$, $TMS$ y $TCK$, a $2.5V$, que darán todas adaptadas. Es decir, los resistores funcionaban como divisores resistivos. Para la placa PHR se utilizan las señales JTAG (TDI, TDO, TMS, TCK) y $V_{REF}$ a $2.5V$. Por lo que ya no se necesitan los resistores divisores.
187 
 
188 
\paragraph{Cambio de conector JTAG}
189 
 
190 
Se podría pensar en utilizar otro conector más pequeño relacionado a las dimensiones. El conector que utiliza la placa OOCDLink actualmente es un conector para microcontroladores ARM7, ARM9, ARM10 y XSCALE, denominado \emph{ARM 20-PIN}. Se podría apuntar a que el conector sea compatible con dispositivos programables PLDs de Xilinx. Por ejemplo, el \emph{Xilinx Parallel Cable IV 14-PIN}. En el caso de no querer perder la compatibilidad con las señales de \textsl{debugging} para los microcontroladores ARM, se podría utilizar el mismo conector ARM 20-PIN pero con un encapsulado más pequeño.
191 
 
192 
\paragraph{Usar el FT232H (simple canal)}
193 
 
194 
El FT2232D dispone de dos canales independientes. Uno se utiliza para acceder a un puerto JTAG y el otro como una UART. Si bien la prestación de tener acceso a un puerto serial desde USB resulta muy beneficioso, no lo es así en el costo del programador JTAG. El FT232H cuenta con un solo canal que implementa la tecnología MPSSE (\textsl{Multi-Protocol Synchronous Serial Engine}). De esta forma se tendría un diseño más reducido y de menor costo.
195 
 
196 240 guanucolui 
\paragraph{Conector micro-USB}
197 
 
198 
Se podría utilizar un conector micro-USB en vez del mini-USB.
199 
 
200 
 
201 
\paragraph{Utilizar menos indicadores LED}
202 
 
203 
La actual placa tiene muchos indicadores LED.
204 
 
205 
 
206 
\paragraph{Selección automática del modo de configuración de la FPGA}
207 
 
208 
El modo de configuración de la FPGA actualmente es manual. A través del \textsl{jumper} $K1$ el usuario elije el modo de configuración. Se podría utilizar el canal libre del FT2232D (actualmente UART) para configurar la señales del modo de la FPGA.
209 
 
210 233 guanucolui 
\newpage{}
211 
\clearpage{}
212 
 
213 
\subsection{S3Power}
214 
\label{sec:s3power}
215 
 
216 
\begin{figure}[h!]
217 
  \centering
218 
  \includegraphics[width=0.3\textwidth]{images_informe_adec/S3Power_layers}
219 
  \caption{Distribución de los componentes en la placa.}
220 
  \label{fig:s3power-pcb-layers}
221 
\end{figure}
222 
 
223 
\begin{figure}[h!]
224 
  \begin{subfigure}{0.5\textwidth}
225 
    \centering
226 
    \includegraphics[width=\textwidth]{images_informe_adec/s3power_pcb_3d_1}
227 
    \caption{Perspectiva 1.}
228 
    \label{fig:s3power-pcb-3d-1}
229 
  \end{subfigure}
230 
  % ---
231 
  \begin{subfigure}{0.5\textwidth}
232 240 guanucolui 
    \centering  n
233 233 guanucolui 
    \includegraphics[width=\textwidth]{images_informe_adec/s3power_pcb_3d_2}
234 
    \caption{Perspectiva 2.}
235 
    \label{fig:s3power-pcb-3d-2}
236 
  \end{subfigure}
237 
  \caption{Modelo en 3D de la placa \emph{S3Power}.}
238 
  \label{fig:s3power-pcb-3d}
239 
\end{figure}
240 
 
241 
\begin{figure}[h!]
242 
  \begin{subfigure}{0.5\textwidth}
243 
    \centering
244 
    \includegraphics[width=\textwidth]{images_informe_adec/s3power_foto_1}
245 
    \caption{Perspectiva 1.}
246 
    \label{fig:s3power-foto-1}
247 
  \end{subfigure}
248 
  % --
249 
  \begin{subfigure}{0.5\textwidth}
250 
    \centering
251 
    \includegraphics[width=\textwidth]{images_informe_adec/s3power_foto_2}
252 
    \caption{Perspectiva 2.}
253 
    \label{fig:s3power-foto-2}
254 
  \end{subfigure}
255 
  \caption{Fotografías de la placa \emph{S3Power}.}
256 
  \label{fig:s3power-foto}
257 
\end{figure}
258 
 
259 
 
260 
\subsubsection{Modificaciones}
261 
\label{sec:s3power-modif}
262 
 
263 
Para esta versión no hay observaciones/modificaciones que se puedan hacer. Quizá se pueda pensar en el futuro embeber la parte de potencia en la misma placa. En esta versión del proyecto PHR se utilizó la placa S3Power desarrollada por el INTI con la intensión de re-utilizar desarrollos libres y dar un marco de cooperativismo sobre los desarrollos locales.
264 
 
265 
\newpage{}
266 
\clearpage{}
267 
 
268 
\subsection{PHRBoard}
269 
\label{sec:phrboard}
270 
 
271 
\begin{figure}[h!]
272 
  \centering
273 
  \includegraphics[width=0.5\textwidth]{images_informe_adec/PHRboard_layers}
274 
  \caption{Distribución de los componentes en la placa.}
275 
  \label{fig:phr-pcb-pcbnew-top}
276 
\end{figure}
277 
 
278 
\begin{figure}[h!]
279 
  \begin{subfigure}{0.5\textwidth}
280 
    \centering
281 
    \includegraphics[width=\textwidth]{images_informe_adec/PHRboard_3d_1}
282 
    \caption{Perspectiva 1.}
283 
    \label{fig:phr-pcb-3d-1}
284 
  \end{subfigure}
285 
  % --
286 
  \begin{subfigure}{0.5\textwidth}
287 
    \centering
288 
    \includegraphics[width=\textwidth]{images_informe_adec/PHRboard_3d_2}
289 
    \caption{Perspectiva 2.}
290 
    \label{fig:phr-pcb-3d-2}
291 
  \end{subfigure}
292 
  \caption{Modelo en 3D de la placa \emph{S3Power}.}
293 
  \label{fig:phrboard-foto}
294 
\end{figure}
295 
 
296 
 
297 
\begin{figure}[h!]
298 
  \begin{subfigure}{0.5\textwidth}
299 
    \centering
300 
    \includegraphics[width=\textwidth]{images_informe_adec/DSCN4528}
301 
    \caption{Perspectiva 1.}
302 
    \label{fig:phr-pcb-foto-1}
303 
  \end{subfigure}
304 
  % --
305 
  \begin{subfigure}{0.5\textwidth}
306 
    \centering
307 
    \includegraphics[width=\textwidth]{images_informe_adec/DSCN4529}
308 
    \caption{Perspectiva 2.}
309 
    \label{fig:phr-pcb-foto-2}
310 
  \end{subfigure}
311 
  \caption{Fotografías de la placa \emph{S3Power}.}
312 
  \label{fig:phrboard-foto}
313 
\end{figure}
314 
 
315 
\subsubsection{Modificaciones}
316 
\label{sec:phrboard-modif}
317 
 
318 240 guanucolui 
\paragraph{Recableado de puertos}
319 
 
320 
En la FPGA XC3S200A se dispone de varios pines de entradas y salidas. Muchos de estos puertos no son bidireccionales. En la primera versión de la \emph{PHRBoard} se tuvo errores en la asignación de algunos puertos de solo-entrada a periféricos de salida. Se ha solucionado el inconveniente ``\emph{recableando}'' estos puertos y asignando a otros bidireccionales.
321 
 
322 
\vspace{.5cm}
323 
\begin{tabular}[h]{|l|c|c|}
324 
  \hline
325 
  \textbf{Periférico (etiqueta)} & \textbf{PIN FPGA PCB} & \textbf{PIN FPGA corregido} \\
326 
  \hline
327 
  IOports\_display\_seg\_e & 68 & 28 \\
328 
  \hline
329 
  IOports\_led\_8 & 7 & 27 \\
330 
  \hline
331 
\end{tabular}
332 
\vspace{.5cm}
333 
 
334 
Se podría asignar a todos los puertos \emph{solo-entradas} de la FPGA a los periféricos de entrada.
335 
 
336 239 guanucolui 
\paragraph{Indicadores}
337 233 guanucolui 
 
338 239 guanucolui 
Se debería agregar texto que describa las funcionalidades de cada \textsl{jumpers}, conectores, o secciones de la placa PHR. A continuación se describen algunas que se encontraron:
339 
\begin{itemize}
340 
\item \textsl{Jumper} que configura la FPGA (JTAG - PROM)
341 
\item Nombre de cada pin del conector JTAG
342 240 guanucolui 
\item Señalar el sentido de \textsl{ON/OFF} de las llaves (revisar esquemático y el texto sobre el componente que dice ON)
343 
\item Números de los pines de los conectores para entradas y salidas de propósito general (especialmente el \emph{PIN 1}).
344 
\item Indicación de las frecuencias seleccionadas con el selector de \textsl{clocks}.
345 
\item Señalar GND y +5V en la entrada de alimentación.
346 239 guanucolui 
\end{itemize}
347 234 guanucolui 
 
348 239 guanucolui 
 
349 240 guanucolui 
\paragraph{Conector JTAG}
350 
 
351 
Se podría seguir utilizando el conector de \emph{6 PINES} pero cambiando el \textsl{footprint} de 90 grados, por uno común. También se podría pensar para la nueva versión utilizar un conector estándar de Xilinx por ejemplo el \emph{XILINX PARALLEL CABLE III AND IV 9-PIN}.
352 
 
353 
\paragraph{Resistores \textsl{pullups}}
354 
 
355 
En la versión actual se tiene varios resistores \textsl{pullups} que se pusieron provisoriamente. Se debería chequear cuales quedarían definitivamente y cuales no.
356 
 
357 
\paragraph{Conector E/S}
358 
 
359 
Se debe reemplazar los dos conectores de propósitos generales por un solo conector. Preferentemente se utilizará un conector hembra. Se podría tomar como referencia los conectores estándares de Arduino.
360 
 
361 242 guanucolui 
\paragraph{Memoria de configuración}
362 240 guanucolui 
 
363 242 guanucolui 
Se podría reemplazar la memoria XCF02S de Xilinx por otra memoria de menor costo, por ejemplo SPI. Esto también está vinculado con la disponibilidad del \textsl{software}. El programa \emph{xc3sprog}, en la versión utilizada, soporta memorias SPI y otras más.
364 
 
365 
 
366 
 
367 233 guanucolui 
\newpage{}
368 
\clearpage{}
369 
 
370 90 guanucolui 
\begin{thebibliography}{}
371 233 guanucolui 
 
372 
\bibitem{schedule_2012-08-24} Luis A. Guanuco, ``Plataforma de hardware reconfigurable (Armado - Testeo y Documentación de las placas de prototipaje)'', Agosto 2012, 2.3.4.~FPGA (PHR version BETA), 8~p.
373 
 
374 
\bibitem{openocd-manual-autoprobing} \ac{openocd}, ``\ac{openocd} User's Guide'', 25 de Noviembre del 2012, 10.7~Autoprobing, 58~p., Versión 0.7.0-dev
375 
 
376 
\bibitem{schedule_2012-03-20} Luis A. Guanuco, ``Plataforma de hardware reconfigurable (JTAG -- Configuración OOCD-Links, (Hardware \& Software)'', Marzo 2013.
377 
 
378 90 guanucolui 
\end{thebibliography}
379 
 
380 
\newpage{}
381 125 guanucolui 
\clearpage{}
382 90 guanucolui 
\appendix{}
383 
 
384 
\section{Acrónimos}
385 
\begin{acronym}
386 
  \acro{PHR}[PHR]{Plataforma de Hardware Reconfigurable}
387 
  \acro{openocd}[OpenOCD]{\textsl{Open On-Chip Debugger}}
388 
  \acro{jtag}[JTAG]{\textsl{Joint Test Action Group}}
389 
  \acro{TAP}[TAP]{\textsl{Test Access Port}}
390 
  \acro{SVF}[SVF]{\textsl{Serial Vector Format}}
391 
  \acro{CPLD}[CPLD]{\textsl{Complex Programmable Logical Device}}
392 
  \acro{FPGA}[FPGA]{\textsl{Field Programmable Gate Array}}
393 
  \acro{PROM}[PROM]{\textsl{Programmable Read-Only Memory}}
394 
  \acro{SO}[SO]{sistema operativo}
395 
  \acro{GPL}[GPL]{\textsl{General Public License}}
396 
  \acro{UTN-FRC}{Universidad Tecnológica Nacional -- Facultad Regional Córdoba}
397 125 guanucolui 
  \acro{SMD}{\textsl{Surface Mount Soldering}}
398 90 guanucolui 
\end{acronym}
399 
 
400 
\section{Repositorio de proyecto}
401 
 
402 
El proyecto se encuentra alojado en los servidores de \emph{OpenCores}. Por lo que se puede acceder a los repositorios mediante el siguiente link, \texttt{http://opencores.org/project,phr}
403 
De todas formas se pueden comunicar por correo, \texttt{guanucoluis@gmail.com}.
404 
 
405 
\end{document}

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.