| 1 |
90 |
guanucolui |
%$Id $
|
| 2 |
|
|
\documentclass[11pt,a4paper,oneside]{article}
|
| 3 |
|
|
\usepackage[utf8]{inputenc}
|
| 4 |
|
|
\usepackage[spanish]{babel}
|
| 5 |
|
|
\usepackage{acronym}
|
| 6 |
|
|
\usepackage{graphicx}
|
| 7 |
|
|
\usepackage{multicol}
|
| 8 |
|
|
\usepackage{balance}
|
| 9 |
|
|
%\usepackage{subfig}
|
| 10 |
|
|
%\usepackage[cm]{fullpage}
|
| 11 |
|
|
\usepackage[a4paper]{geometry}
|
| 12 |
|
|
%\usepackage{subfigure}
|
| 13 |
|
|
\usepackage{float}
|
| 14 |
|
|
\usepackage{fancyhdr}
|
| 15 |
|
|
\usepackage{caption}
|
| 16 |
|
|
\usepackage{subcaption}
|
| 17 |
|
|
\usepackage{amssymb}
|
| 18 |
|
|
\title{Plataforma de hardware recofigurable \\ \small{Armado - Testeo y Documentación de las placas de finales}}
|
| 19 |
|
|
\author{Luis A. Guanuco}
|
| 20 |
|
|
\date{Agosto 2013}
|
| 21 |
|
|
\pagestyle{fancy}
|
| 22 |
|
|
\addtolength{\textheight}{2cm}
|
| 23 |
|
|
%\addtolength{\voffset}{-1cm}
|
| 24 |
|
|
%\addtolength{\textwidth}{1cm}
|
| 25 |
|
|
|
| 26 |
|
|
\begin{document}
|
| 27 |
|
|
|
| 28 |
|
|
\maketitle{}
|
| 29 |
|
|
|
| 30 |
|
|
%\chead{\includegraphics[width=0.1\textwidth]{images/logov2_ES}}
|
| 31 |
|
|
\begin{figure}[h]
|
| 32 |
|
|
\centering
|
| 33 |
|
|
\includegraphics[width=0.3\textwidth]{images/logov2_ES}
|
| 34 |
|
|
\end{figure}
|
| 35 |
|
|
|
| 36 |
|
|
\section{Introducción}
|
| 37 |
|
|
|
| 38 |
|
|
La documentación que se presenta en éste reporte describe los pasos a seguir para el \emph{armado, testéo y depuración} de las distintas placas que conformarán la \emph{Plataforma de Hardware Reconfigurable -- PHR}.
|
| 39 |
|
|
Se presenta un esquema general de tres etapas, sin embargo, cada una de ellas presenta una complejidad diferente.
|
| 40 |
|
|
|
| 41 |
|
|
\begin{thebibliography}{}
|
| 42 |
|
|
\bibitem{2012-SSE-FIUBA-NT01-00} Sebastián García, ``Entorno de desarrollo de firmware sobre arquitectura ARM Cortex-M3, basado en herramientas libres'', 31 de Julio del 2013, Versión 0
|
| 43 |
|
|
\bibitem{openocd-manual-autoprobing} \ac{openocd}, ``\ac{openocd} User's Guide'', 25 de Noviembre del 2012, 10.7~Autoprobing, 58~p., Versión 0.7.0-dev
|
| 44 |
|
|
\end{thebibliography}
|
| 45 |
|
|
|
| 46 |
|
|
\newpage{}
|
| 47 |
|
|
|
| 48 |
|
|
\appendix{}
|
| 49 |
|
|
|
| 50 |
|
|
\section{Acrónimos}
|
| 51 |
|
|
\begin{acronym}
|
| 52 |
|
|
\acro{PHR}[PHR]{Plataforma de Hardware Reconfigurable}
|
| 53 |
|
|
\acro{openocd}[OpenOCD]{\textsl{Open On-Chip Debugger}}
|
| 54 |
|
|
\acro{jtag}[JTAG]{\textsl{Joint Test Action Group}}
|
| 55 |
|
|
\acro{TAP}[TAP]{\textsl{Test Access Port}}
|
| 56 |
|
|
\acro{SVF}[SVF]{\textsl{Serial Vector Format}}
|
| 57 |
|
|
\acro{CPLD}[CPLD]{\textsl{Complex Programmable Logical Device}}
|
| 58 |
|
|
\acro{FPGA}[FPGA]{\textsl{Field Programmable Gate Array}}
|
| 59 |
|
|
\acro{PROM}[PROM]{\textsl{Programmable Read-Only Memory}}
|
| 60 |
|
|
\acro{SO}[SO]{sistema operativo}
|
| 61 |
|
|
\acro{GPL}[GPL]{\textsl{General Public License}}
|
| 62 |
|
|
\acro{UTN-FRC}{Universidad Tecnológica Nacional -- Facultad Regional Córdoba}
|
| 63 |
|
|
\end{acronym}
|
| 64 |
|
|
|
| 65 |
|
|
\section{Repositorio de proyecto}
|
| 66 |
|
|
|
| 67 |
|
|
El proyecto se encuentra alojado en los servidores de \emph{OpenCores}. Por lo que se puede acceder a los repositorios mediante el siguiente link, \texttt{http://opencores.org/project,phr}
|
| 68 |
|
|
De todas formas se pueden comunicar por correo, \texttt{guanucoluis@gmail.com}.
|
| 69 |
|
|
|
| 70 |
|
|
\end{document}
|
